申请/专利权人：电子科技大学

申请日：2017-08-22

公开（公告）日：2020-07-31

公开（公告）号：CN107546273B

主分类号：H01L29/78(20060101)

分类号：H01L29/78(20060101);H01L29/06(20060101)

优先权：

专利状态码：在审-授权

法律状态：2020.07.31#授权;2018.01.30#实质审查的生效;2018.01.05#公开

摘要：本发明提供一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极、第一导电类型半导体衬底、第一导电类型半导体外延层、金属化源极；还包括第二导电类型半导体体区、第一导电类型半导体源区、第二导电类型半导体体接触区，两侧的第二导电类型半导体体区之间具有栅极结构；本发明通过在第二导电类型半导体体区的底部引入载流子引导区，引导区的杂质分布能够产生自建电场，该自建电场能够引导载流子避免流经第二导电类型半导体体区位于第一导电类型半导体源区正下方的部分，从而防止了寄生三极管的开启，提高了单粒子辐射时的VDMOS的抗SEB能力。

主权项：1.一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极101、第一导电类型半导体衬底102、第一导电类型半导体外延层103、金属化源极110；所述第一导电类型半导体外延层103内部上表面左右两侧分别具有第二导电类型半导体体区108；每个第二导电类型半导体体区108内部上表面具有第一导电类型半导体源区106和第二导电类型半导体体接触区107；所述第一导电类型半导体源区106和第二导电类型半导体体接触区107均与金属化源极110连接；两侧的第二导电类型半导体体区108之间具有栅极结构；所述栅极结构的多晶硅栅电极104与第一导电类型半导体外延层103、第二导电类型半导体体区108和第一导电类型半导体源区106三者之间隔着栅氧化层105；所述多晶硅栅电极104与金属化源极110之间填充绝缘介质层109，其特征在于：所述第二导电类型半导体体区108的底部具有第一导电类型半导体的载流子引导区11；第一导电类型半导体的载流子引导区11的杂质浓度非均匀分布，其杂质浓度的分布方式为：在器件的横向方向上，从靠近栅极结构指向远离栅极的方向上，杂质浓度逐渐降低；第二导电类型半导体体区108下方的第一导电类型半导体的载流子引导区11，在横向上包括n个具有不同掺杂浓度的子区域111、112……11n，n大于等于3，且子区域的掺杂浓度满足：随着与多晶硅栅电极104的距离逐渐增大，子区域的掺杂浓度逐渐减小。

全文数据：—种具有抗SEB能力的VDMOS器件技术领域[0001]本发明涉及半导体器件技术领域，具体涉及一种具有抗SEB能力的VDM0S器件。背景技术[0002]随着电力电子技术向高频大功率应用领域的快速发展，VDM0S成为电力电子领域中的不可替代的重要器件之一，使用VDM0S的电力电子电路日益增多。该结构器件通常采用二次扩散或离子注入技术形成，是多元胞器件，易于集成，功率密度大，且多子导电，频率特性好。目前VDM0S是功率M0S的主流器件之一。作为功率开关，VDM0S具有耐压高、开关速度快、低导通电阻、低驱动功率、良好热稳定性、低噪声及简单的制造工艺等优点而广泛的用于开关电源、交流传动、变频电源、计算机设备等各种领域，并取得理想效果。[0003]半导体器件的辐照效应是一个复杂的问题，因为不同类型的辐照，对半导体器件的影响是不同的。主要有四种类型的辐照能够对半导体器件产生辐照效应，它们分别是质子、电子、中子和丫射线。对微电子器件产生重要影响且研宄最多的因素主要有y总剂量车畐射、丫剂量率辐射、中子辐射及单粒子效应。[0004]VDM0S的单粒子效应主要分为单粒子烧毁SEB和单粒子栅穿（SEGR，其中单粒子烧毁和器件内部结构参数相关性较大，其原理如下所述:VDM0S的N+源区、Pbody和N-漂移区之间，存在着一个寄生晶体管结构，它们分别构成寄生晶体管的发射区、基区和集电区，一般情况下，寄生晶体管的发射极和基极通过源极实现短路，从而对器件的外部特性不产生影响。在辐照环境下，注入粒子在VDM0S器件内产生大量电子空穴对，在漂移场和扩散双重作用下，经扩散和漂移，形成瞬发电流。瞬发电流的横向扩散在基区的电阻上产生压降，当压降增大到一定值时，寄生晶体管导通。当M0S晶体管的漏源电压大于击穿电压时，流过晶体管的电流可以进一步反馈，使得耗尽区的电流密度逐渐上升，造成漏-源间二次击穿，如果结温超过允许值，则引起源-漏结的烧毁。因而减小VDM0S器件N+源区下方的电阻，即增大Pbody区浓度是提高器件抗单粒子烧毁的有效方法。考虑对器件阈值的影响，Pbody区浓度不能太大，因此通过增大Pbody浓度来减小VDM0S器件N+源区下方的电阻的方法作用有限。发明内容[0005]本发明的目的就是针对上述传统功率VDM0S器件中存在的问题，提出一种具有抗SEB能力的VDM0S器件。[0006]为实现上述目的，本发明采用如下技术方案：[0007]一种具有抗SEB能力的VDM0S器件，从下到上依次层叠金属化漏极、第一导电类型半导体衬底、第一导电类型半导体外延层、金属化源极;所述第一导电类型半导体外延层内部上表面左右两侧分别具有第二导电类型半导体体区;每个第二导电类型半导体体区内部上表面具有第一导电类型半导体源区和第二导电类型半导体体接触区;所述第一导电类型半导体源区和第二导电类型半导体体接触区均与金属化源极连接;两侧的第二导电类型半导体体区之间具有栅极结构;所述栅极结构的多晶硅栅电极与第一导电类型半导体外延层、第二导电类型半导体体区和第一导电类型半导体源区三者之间隔着栅氧化层;晶硅栅电极与金属化源极之间填充绝缘介质层，所述第二导电类型半导体体区的底部具有第一导电类型半导体的载流子引导区；第一导电类型半导体的载流子引导区的杂质f度非均匀分布，其杂质浓度的分布方式为:在器件的横向方向上，从靠近栅极结构指向远尚珊极的方向上，杂质浓度逐渐降低。[0008]作为优选方式，第二导电类型半导体体区下方的第一导电类型半导体的载流子引导区，在横向上包括n个具有不同掺杂浓度的子区域，n大于等于3,且子区域的掺杂浓度满足:随着与多晶硅栅电极的距离逐渐增大，子区域的掺杂浓度逐渐减小。[0009]作为优选方式，所述第一导电类型半导体或者所述第二导电类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料其中的一种。[0010]作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。[0011]本发明的有益效果为:通过在第二导电类型半导体体区的底部引入载流子引导区，引导区的杂质分布能够产生自建电场，该自建电场能够引导载流子避免流经第二导电类型半导体体区位于第一导电类型半导体源区正下方的部分，从而防止了寄生三极管的开启，提高了单粒子辐射时的VDM0S的抗SEB能力。附图说明[0012]图1是本发明的一种具有抗SEB能力的VDM0S器件的结构示意图；[0013]图2是常规功率VDM0S器件在发生单粒子辐射时的电子和空穴流向图；[0014]图3是本发明的一种具有抗SEB能力的N型VDM0S器件所形成的自建电场方向及发生单粒子辐射时的电子和空穴流向图；[0015]图4是本发明实施例2的结构不意图；[0016]其中，101为金属化漏极，102为第一导电类型半导体衬底，103为第一导电类型半导体外延层，104为多晶硅栅电极，105为栅氧化层，106为第一导电类型半导体源区，107为第二导电类型半导体体接触区，108为第二导电类型半导体体区，109为绝缘介质层，110为金属化源极，11为第一导电类型半导体的载流子引导区，11U112……lln为子区域，n大于等于3。具体实施方式[0017]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。[0018]实施例1[0019]如图1所示，一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极101、第一导电类型半导体衬底102、第一导电类型半导体外延层1〇3、金属化源极11〇;所述第一导电类型半导体外延层103内部上表面左右两侧分别具有第二导电类型半导体体区1〇8;每个第二导电类型半导体体区108内部上表面具有第一导电类型半导体源区1〇6和第二导电类型半导体体接触区107;所述第一导电类型半导体源区106和第二导电类型半导体体接触区107均与金属化源极110连接;两侧的第二导电类型半导体体区108之间具有栅极结构;所述栅极结构的多晶硅栅电极104与第一导电类型半导体外延层103、第二导电类型半导体体区108和第一导电类型半导体源区106三者之间隔着栅氧化层105;所述多晶硅栅电极104与金属化源极110之间填充绝缘介质层109,所述第二导电类型半导体体区108的底部具有第一导电类型半导体的载流子引导区11;第一导电类型半导体的载流子引导区11的杂质浓度非均匀分布，其杂质浓度的分布方式为:在器件的横向方向上，从靠近栅极结构指向远离栅极的方向上，杂质浓度逐渐降低。[0020]所述第一导电类型半导体或者所述第二导电类型半导体的材料为体硅、碳化硅、砷化镓、磷化铟或者锗硅复合材料其中的一种。[0021]假定第一导电类型半导体为N型半导体、第二导电类型为P型。以N沟道器件为例，说明本实施例的工作原理：[0022]如图2所示，当单粒子入射在常规功率VDM0S时，沿着粒子径迹激发出电子空穴对，其中空穴将通过N+源区下方的Pbody区流到源极，因此易造成寄生三极管的开启，发生单粒子烧毁。[0023]如图3所示，在本发明提出的一种具有抗SEB能力的N沟道VDM0S器件中，N型载流子引导区11的杂质浓度从靠近栅极结构到远离栅极结构方向的浓度梯度，将形成从靠近栅极结构到远离栅极结构方向的自建电场。当单粒子入射产生电子空穴对时，由于自建电场的存在，空穴在自建电场的作用下将顺着电力线运动，从N型区中靠近栅极的位置向远离栅极的位置横向运动，再纵向通过Pbody区1〇8，最终由P+接触区1〇7流出。避免了经过N+源区106下方的Pbody区，从而有效避免了寄生三极管的开启，提高了抗单粒子烧毁的能力。[0024]实施例2[0025]如图4所示，本例的结构在实施例1的基础上，第二导电类型半导体体区108下方的第一导电类型半导体的载流子引导区11，在横向上包括n个具有不同掺杂浓度的子区域111、II2……Un，n大于等于3,且子区域的掺杂浓度满足:随着与多晶硅栅电极104的距离逐渐增大，子区域的掺杂浓度逐渐减小。[0025]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

权利要求：1.一种具有抗SEB能力的VDMOS器件，从下到上依次层叠金属化漏极（101、第一导电类型半导体衬底（102、第一导电类型半导体外延层（1〇3、金属化源极（110;所述第一导电类型半导体外延层（103内部上表面左右两侧分别具有第二导电类型半导体体区（108;每个第二导电类型半导体体区（108内部上表面具有第一导电类型半导体源区（106和第二导电类型半导体体接触区（107;所述第一导电类型半导体源区（106和第二导电类型半导体体接触区（107均与金属化源极（110连接;两侧的第二导电类型半导体体区（108之间具有栅极结构;所述栅极结构的多晶硅栅电极（104与第一导电类型半导体外延层（103、第二导电类型半导体体区（108和第一导电类型半导体源区（106三者之间隔着栅氧化层105;所述多晶硅栅电极（104与金属化源极（110之间填充绝缘介质层（109，其特征在于:所述第二导电类型半导体体区（108的底部具有第一导电类型半导体的载流子引导区11;第一导电类型半导体的载流子引导区（11的杂质浓度非均匀分布，其杂质浓度的分布方式为:在器件的横向方向上，从靠近栅极结构指向远离栅极的方向上，杂质浓度逐渐降低。2.根据权利要求1所述的一种具有抗SEB能力的VDM0S器件，其特征在于:第二导电类型半导体体区（108下方的第一导电类型半导体的载流子引导区（11，在横向上包括n个具有不同掺杂浓度的子区域111、112……lln，n大于等于3,且子区域的掺杂浓度满足:随着与多晶硅栅电极104的距离逐渐增大，子区域的掺杂浓度逐渐减小。3.根据权利要求1所述的一种具有抗SEB能力的VDM0S器件，其特征在于:所述第一导电类型半导体或者所述第二导电类型半导体的材料为体硅、碳化硅、砷化镓、鱗化铟或者锗硅复合材料其中的一种。4.根据权利要求1所述的一种具有抗SEB能力的VDM0S器件，其特征在于:第一导电类型为P型，第二导电类型为N型;或者第一导电类型为N型，第二导电类型为P型。

百度查询： 电子科技大学 一种具有抗SEB能力的VDMOS器件

免责声明 1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。 2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。