HFSS连接器建模和结合PCB优化 |
您所在的位置：网站首页 › pcb过孔数量和价格有关吗 › HFSS连接器建模和结合PCB优化 |
HFSS连接器建模和结合PCB优化
|
背景
使用高速连接器时，对焊盘设计、过孔设计有一定要求，本文以一个SMP连接器为例，阐述优化其PCB设计的过程。 方法将连接器厂商提供的3D模型导入HFSS，改变设计参数（主要是与信号同层的GND Shape间距、过孔数量及间距等），观察TDR。 步骤 1、PCB前处理 在进行HFSS仿真之前，务必先通过Polar计算出PCB走线的理论特征阻抗值。第一步通过Polar计算一下PCB走线的特征阻抗值，本例中走线阻抗为52.46Ohm，实际制造时会要求板厂控制50Ohm+/-10%阻抗，板厂会相应调整线宽、叠层厚或其他设计参数和工艺参数来满足阻抗控制要求。 Polar计算PCB走线阻抗
Polar计算PCB走线阻抗 PCB通过BRD->SIW->HFSS的流程导入。在SIW环节需要对PCB进行前处理，具体包含以下步骤和注意事项： a. 剪切。只将连接器及就近走线手动剪切出来，方便添加Wave Port，减小仿真规模。
SIWave剪切后 b. 叠层设置。将真实叠层设置进SIWAVE，包含介质的Dk/Df。
在SIWave中设置叠层 c. 过孔设置。设置正确的孔壁厚度或是金属填实。
在SIWave中设置过孔 d. 3D导出设置。3D Export Options->Solid Model，取消勾选100% Via Fill，Ignore unconnected pads, Ignore cutouts with area, Ignore cutouts with geometries，总之工具希望简化3D建模的都取消掉。3D Export Options->General，务必将Pad Facets, AntiPad Facets, Via Facets宣威True Cylinder，否则导入到HFSS中圆形会变成多边形。
SIWave中3D导出的重要设置 e. 网络设置。务必将待仿真信号网络勾选，否则默认导入HFSS以后会自动删除未勾选的网络形状。 2、3D建模在HFSS界面进行三维结构建模，包含以下步骤和注意事项： a. PCB铜皮内收。PCB板厂在加工时，会对Outline边缘处铜皮内收0.2mm，在BRD文件中，shape很好处理，但Pad无法处理，需要在HFSS里面进行内收。铜皮内收可以使用Draw box，沿着介质边画长方体，再选中铜皮和box右键->Edit->Boolean->Substract，选择左侧元件减去右侧元件。
HFSS中利用画长方体进行布尔运算方式来内收铜皮 b. PCB信号剪切。SIWAVE中Trace的剪切面会呈椭圆形，为了方便在剪切面创建Wave Port，需要将其剪切。 c. 导入连接器模型。本例中连接器模型格式为*.a3dcomp，模型内部内建了wave port，需要将求解类型修改为，Drive Modal, 方法为HFSS->Solution Type Modal，安费诺对其说明为： 1. Ensure that no objects are interfering with the component or enable materials override in the HFSS design settings. 加密模型，不能有其他元件在结构上形成干涉，这代表该模型不能进行布尔运算 2. Note that although the internal geometry is hidden, it will still simulate as normal. 内部结构对用户隐藏 3. The mated connector interface and input port are already modeled internal to the 3D component. Because of this, the front face of the connector must be against the edge of the airbox. 内部建有wave port，用户不可见，空气盒子的一边必须与连接器外边重合Project Manager->3D Components右键->Browse 3D Components，选择相应的*.a3dcomp模型导入。 d. 移动连接器模型。通过Rotate、Move命令，将连接器移动到PCB相应位置，一般连接器和PCB之间会留0.1mm高度填锡。 e. 画锡。根据连接器尺寸图画锡，充分利用布尔运算功能。
HFSS中画锡 f. 创建Port。除了连接器内部wave port以外，需要在PCB走线端手动画wave port。wave port的积分线从底到顶，大小遵循以下经验规则：
波端口尺寸估算
波端口的积分线 g. 画空气盒子。需要空气盒子的一面与连接器处wave port共面，另一面与PCB处wave port共面，其他几面的设置原则TBD。 h. 设置仿真条件，启动仿真。
建模完成的完整3D视图 3、优化设计根据TDR结果，发现连接器的Pin处阻抗偏小，最低处达到38.5Ohm，通过分析应该是信号焊盘处焊盘偏大导致的，但是为了可焊性不能缩小焊盘，只能调节其他参数。现在通过两个手段进行调整： -在信号焊盘下方挖地 -增加L2的GND避让 仿真考虑5种情况： Original - L1 Trace和Pad下方L2有0.5mm VSS避让，参考L3Case1（挖空）- 挖掉信号焊盘下方L2~L8的Shape，形成共面波导结构Case2（挖一半）- 挖掉信号焊盘下方L2~L4的Shape，参考L5Case3（增加L2避让）- 信号焊盘下方L2 VSS避让0.5mm->0.8mmCase4（进一步增加L2避让） - 信号焊盘下方L2 VSS避让0.5mm->1.0mm
仿真5种情况 3、仿真结果 TDR
TDR from PCB Port
TDR from SMP Port 从TDR可以看出： 挖信号焊盘下方的铜皮对TDR是有明显改善的，在信号焊盘处呈容性，在焊盘末端PCB边缘呈感性（此时回流主要靠边缘辐射）增加L2 VSS的避让程度对TDR没有改善S11
S11 PCB Port
S11SMP Port 从S11可以看出： 挖信号焊盘下方铜皮对S11有明显改善，这与TDR是能对应的。但Case2（挖L2L4）在4GHz处发生LC谐振；Case1（挖L2L8）到13GHz处发生LC谐振。增加L2 VSS避让非但对S11没改善，反而在3.8GHz左右引入了小谐振，表现为S11曲线不单调。Group Delay
GroupDelay from SMP to PCB 从Group Delay可以看出： Case2（挖L2~L4）在4GHz处相位会超前，这与S11上的谐振可以对应Case4（L2避让增加至1.0mm）在3.8GHz处相位会超前，这与S11上的谐振可以对应。 4. 结论 L2（非参考层）的铜皮避让只要和L1保持一致即可，继续增加避让几乎没有改善，反而可能引入谐振。挖参考对TDR有一定改善，但挖得不好可能会引入谐振，挖空最好。最优推荐是直接挖空 5. 延伸阅读 A. 更高频的选择——点触式SMA由上面分析可知，对于需要焊接的连接器而言，无论如何需要一个大焊盘，从而导致阻抗偏低。如果需要更高的频率范围，则可以考虑点触式SMA连接器，针用类似Pogo Pin的形式顶在Pad上，通过螺丝进行加固。
可以看一下上述结构中，回流路径上的电场是怎么分布的：
回流路径在L1的电场强度
回流路径在L2的电场强度
回流路径在L3的电场强度 可以发现： 回流路径在L1（与信号路径同层）分布较强，尤其是靠近Pad边缘处，达到69KV/m，这说明返回路径是通过PCB板边缘辐射过去的。回流路径在L2(非参考层）分布也有，最高处约37KV/m，同样位于板边缘。回流路径在L3（参考层）分布最高为34KV/m左右，靠近板边缘最强，同样印证了其路径为边缘辐射而非过孔。 C. More To do... 空气盒子大小的影响Wave port大小的影响Wave port de-embedding的影响Wave port积分线设置的影响S参数famx对TDR的影响（TDR rise time = 1/fmax）作者：一仰化叹 链接：https://www.jianshu.com/p/d8350cf51598 来源：简书 著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。 |
【本文地址】
今日新闻 |
推荐新闻 |