P0口：

​ 1）CPU发控制电平“0”封锁与门，使T1管截止，同时使MUX开关同下面的触点接通，使锁存器的 Q 与T2栅极接通。 ​ 2）当CPU向端口输出数据时，写脉冲加在锁存器的 CL上、内部总线的数据经反相，再经T2管反相，PO口的这一位引脚上出现正好和内部总线同相的数据。由于输出驱动级是漏极开路电路(因T1截止)，在作I/O口使用时应外接10K的上拉电阻。

​ 3）当输入操作时，端口中两个三态缓冲器用于读操作。 缓冲器2用于读端口引脚的数据（如：MOV A，P0指令）。 缓冲器1用于读锁存器Q端的数据。当执行“读-修改-写”指令(如：ANL PO，A指令)。 究竟是读引脚还是读锁存器，CPU内部会自行判断。

​ 4）当作输入口使用时，应先对该口写入“1”使场效应管T2截止，再进行读入操作。 如：MOV P0，#0FFH（先写全1，复位时为1）MOV A，P0（再读引脚）防止读出来的数据全部等于0

​ CPU发控制电平“1”，转换开关MUX打向上面的触点。

P1口:

P2口： 1）当扩展片外存贮器时，MUX开关打向右，P2口作高八位地址线 输出高八位地址信号。 其MUX的倒向是受CPU内部控制的。 2）当P2口的几位作地址线使用时，剩下的P2口线不能作I/O口线使用。

P3口： 1）当作为第一功能（普通I/O口）使用时，用法同P1口。 2）当作为第二功能使用时，功能见上表。 3）P3口的各位可根据需要，把几条口线设为第二功能，剩下的口线仍可作I/O使用；此时，宜采用位操作。