答：冯•诺依曼原理的基本思想是：

（1）采用二进制形式表示数据和指令。指令由操作码和地址码组成。

（2）将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制” （简称存储程序控制）的概念。

（3） 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。

（4）计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。 

基本功能：

运算器：用来完成算数运算和逻辑运算，并将运算的中间结果暂存在运算器中

存储器：用来存放数据和程序

控制器：用来控制、指挥程序和数据的输入、运行以及处理运算结果

输入设备：将人们熟悉的信息形式转换为机器能识别信息形式。

输出设备：与输入相反。

冯•诺依曼型计算机的基本特点也可以用“存储程序”和“程序控制”来高度概括。

答：计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能创造程序设计，且得到下级的支持。

答：对动态存储器要每隔一定时间（通常是2ms）给全部基本存储元的存储电容补充一次电荷，称为RAM的刷新，2ms是刷新间隔时间。由于存放信息的电荷会有泄漏，时间一长，就会丢失信息，所以必须刷新。常用的刷新方式有两种：集中刷新、分散刷新、异步刷新。

答：高速缓冲存储器、多体交叉存储器。

答：Cache具有如下特点：

(1) 位于CPU与主存之间，是存储器层次结构中级别最高的一级。

(2) 容量比主存小，目前一般有数KB到数MB。

(3) 速度一般比主存快5~10倍，通常由存储速度高的双极型三极管或SRAM组成。

(4) 其容量是主存的部分副本。

(5) 可用来存放指令，也可用来存放数据。

(6) 快存的功能全部由硬件实现，并对程序员透明

答：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器和辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲和主存间称为Cache－主存存储层次（Cache存储系统）；主存和辅存间称为主存－辅存存储层次（虚拟存储系统）。

答：基址寻址方式和变址寻址方式，在形式上是类似的。但用户可使用变址寻址方式编写程序，而基址寻址方式中对于基址寄存器，用户程序无权操作和修改，由系统软件管理控制程序使用特权指令来管理的。再者基址寻址方式主要用以解决程序在存储器中的定位和扩大寻址空间等问题。

答：指令长度与机器字长没有固定关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

答：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为：

（1）（时间）取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析、取数或执行周期取出的是数据。

（2）（空间）取指令或数据时地址的来源不同：指令地址来源于程序计算器；数据地址来源于地址形成部件。

答：时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间（如CPU对存储器或I/O端口进行一次读/写操作所需的时间）；指令周期指CPU取出并执行一条指令所需要的时间。

       三者之间的关系是：时钟周期是基本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。

指令周期：取出并完成一个指令所需的时间

机器周期：所有指令执行过程中的一个基准时间，通常以访问一次存储器的时间定为机器周期的时间。

时钟周期：是处理操作的最基本单位，为主频的倒数。

关系：一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

     同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁、全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简答的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。

（1）链式查询

（2）计数器定时查询

（3）独立请求方式

组合逻辑控制器是采用硬连接逻辑，根据指令系统，写出对应所有机器指令的全部微操作，列出操作时间表，写出所有微操作的逻辑表达式，化简后画出相应的逻辑电路。

微程序控制器的设计思想是采用存储逻辑，首先根据指令系统，写出对应所有机器指令的全部微操作和节拍安排，列出操作时间表，经过压缩确定微指令的控制方式、下地址形成方式。微指令格式、字长，最后将微指令存入ROM中

1. 指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合称为这台计算机的指令系统。

（1）水平型微指令比垂直型微指令并行操作能力强、效率高、灵活性强

（2）水平型微指令执行一条机器指令所需微指令数目少，因此速度比垂直型微指令的速度块

（3）水平型用较短微程序结构换较长微指令结构，垂直型的正相反。

（4）水平型微指令与机器指令差别较大，难以掌握，垂直型微指令与机器指令相似。

运算器和控制器两大部分

程序查询方式、程序中断方式、DMA方式

（1）选址

（2）传送命令

（3）传送数据

（4）反应I/O设备工作状态

4种分类方式： （1）根据数据传送方式分类：并行接口和串行接口

（2）根据功能选择的灵活性：可编程接口和不可编程接口

（3）根据通用性的分类：通用接口和专用接口

（4）按数据传送的控制方式分类：程序型接口和DMA型接口

D：完成触发器     B：非准备好触发器

MASK：中断屏蔽触发器    INTR：中断请求触发器

向量地址：外设的中断服务程序入口地址所存存储单元的地址

入口地址：中断服务程序的第一条指令所在存储单元的地址。

中断周期：

（1）保护程序断点

   (2) 寻找中断服务程序入口地址

(3) 硬件关中断

 中断服务程序的流程：

（1）保护现场

        保护现场有两个含义，一个是保护程序端点，这个在中断周期完成。还有一个是保存通用寄存器和状态寄存器的内容，这个由中断服务程序完成。

（2）中断服务

（3）恢复现场

（4）中断返回

5个

（1）中断请求

（2）中断判优

（3）中断响应

（4）中断服务

（5）中断返回

（1）CPU内部的中断允许触发器EINT=1

（2）I/O设备接口中断屏蔽触发器MASK=0

（3）CPU的中断查询信号将中断请求触发器置1（INTR=1）

（1）外设发出DMA请求

（2）CPU相应请求，DMA控制器从CPU接管总线的控制

（3）由DMA控制器执行数据传送操作

（4）向CPU报告DMA操作结束。

（1）向CPU申请DMA传送请求

（2）在CPU允许DMA工作时，处理总线控制权的转交，避免因进入DMA工作而影响CPU的正常活动或引起总线竞争。

（3）在DMA期间管理系统总线，控制数据传送

（4）确定数据传送的起始地址和数据长度，修正数据传送过程中的数据地址和数据长度。

（5）在数据块传送结束时，给出DMA操作完成的信号。

（1）直接由微指令的下地址字段指出。这种方式又称为断定方式。

（2）根据机器指令的操作码形成。微指令的地址由操作码经微地址形成部件形成。

（3）等

（1）直接编码方式

（2）字段直接编码方式

（3）字段间接编码方式

（4）混合编码

（5）其他

1.片内总线

2.系统总线：（1）数据总线 （2）地址总线 （3）控制总线

3.通信总线

注意区别于原码两位乘

原码两位乘是一次算两位乘数

比较法  （补码乘法）

（1）申请分配阶段：申请总线使用权

（2）寻址阶段

（3）传数阶段

（4）结束阶段：让出总线使用权

MDR：存储器数据寄存器

MAR：存储器地址寄存器

IR：指令寄存器

PC：程序计数器

通过I/O设备与主存之间的数据通路，I/O设备能直接与主存交换信息而不占用CPU。

（1）停止CPU访问内存

（2）周期挪用（指挪用CPU的存取周期。这个方式得到广泛使用）

（3）DMA与CPU交替访问

（1）立即寻址

（2）直接寻址

（3）隐含寻址

（4）间接寻址

（5）寄存器寻址

（6）寄存器间接寻址

（7）基址寻址

（8）变址寻址

（9）相对寻址

（10）堆栈寻址

立即寻址     间接寻址      相对寻址  变址寻址

提供完成计算机所有指令操作的微操作命令序列