IBIS-AMI 建模和仿真框架，使系统和硬件工程师能够通过准确高效地运行仿真，来验证片外互连设计。 经过一段时间之后，众多 EDA 供应商现在纷纷为其现有的仿真器组合提供附加组件，简化 IBIS-AMI 建模过程。IBIS-AMI 测试平台提供了简单快速的方法，保证 SerDes 的互操作性和链路性能基准测试的效果。

如今的 PAM-4 112G PHY 采用基于 ADC 的灵活 DSP 架构，取代依赖工艺、电压、温度 (PVT) 且难以扩展的模拟架构。这种架构上的转变对高速 SerDes 收发器的仿真和建模具有重大影响。

图 1 展示了在基于 DSP 的接收器架构中实现的一个典型 112G 串行链路。它由一个带有有限脉冲响应均衡 (FIR) 的发射器 (TX) 和一个色散信道组成。信道输出发送至由模拟前端 (AFE)、ADC 和 DSP 模块组成的接收器。DSP 模块包括前向反馈均衡器 (FFE)、判断反馈均衡器 (DFE)、时钟和速率恢复 (CDR) 和适配块 (ADAPT)。在这样的设计中，信号均衡的一个重要部分是在 DSP 中的 ADC 之后实现的。