您好、Garrett、

感谢您的回复。 我有一些后续问题。

我认为总栅极电荷 Qg 取决于栅极充电的电压电平。   以 TI 的 CSD18540Q5B MOSFET 为例、Vgs = 4.5V 时的栅极电荷为21nC、Vgs = 10V 时的栅极电荷为44nC。 我知道、将栅极电压升高到10V 而不是4.5V 需要更多的电荷。

然而、MOSFET 本身的开关损耗(不计算驱动器损耗)由 VDS 和 ID 的非零部分的重叠决定。 假设为 LM5170提供10V 的偏置电压、假设 LM5170栅极驱动器将 MOSFET 栅极电压驱动到10V 电平(HS 自举二极管的二极管压降可能更小)。 但是、对于导通、Vgs 上升到10V 之前、漏源电压(VDS)是否应该崩溃到零？ 具体而言、在栅极电压上升到阈值电压并对米勒电容充电后、即在米勒平坦区的末尾、VDS 似乎应该崩溃至零？ 我认为从米勒平坦区末端到 Vgs = 10V 电平的过量电荷不应影响用于计算开关导通损耗的上升时间。 (？) TI 文档 slyt664 (George Lakkas、2016年的" MOSFET 功率损耗及其对电源效率的影响")的图5中非常清楚地显示了这一点、下文对此进行了复制。

使用上图、导通损耗将为0.5*VD*ID*(t1+t2)、其中(t1+t2)大概对应于 LM5170数据表中的噪声。 然而、(T1+T2)对应于米勒平坦区末端所需的时间间隔、而不是提供给栅极的总电荷。 在上图中、与该时间间隔相关的电荷将是 Qgs2和 Qgd、而不是 Qg (tot)。 因此、我希望确认在估算开关损耗时应使用哪种 MOSFET 电荷参数。

为了回答您的问题、我最初使用 fsw = 100kHz 作为默认开关频率(与 EVM 相同)。 如果开关损耗是可管理的、我计划将频率增加、例如增加到200kHz 或400kHz、以减少低侧输出纹波、并可能减少所需的低侧大容量电容。

假设 Vhv = 48V、VLV = 8V、IRMS = 30.8A、Fsw = 100kHz 且 MOSFET = TI CSD18540Q5B：

D = 8V/48V = 0.167

Rdson (T=150 C 且 Vgs=10V)= 3.2m Ω

QC (tot@10V)= 41nC

在此、我计算了降压模式下高侧(控制) MOSFET 的以下功率损耗：

PCOND =(0.167)*(30.8A)^2 *(3.2m Ω)= 0.5W

T_RISE = 41nC/(4A)= 10.25nsec

T_fall = 41nC/(5A)= 8.2nsec

Pswitch = 0.5*(48V)*(~30A)*(10.25ns+8.2nsec)*(100kHz)= 1.32W (IPEAK 和 Ivalley 近似为30A)

因此、开关损耗占了 HS MOSFET 必须耗散的功率的很大一部分、但我不相信上升和下降时间得到了正确的估算。 (这就是我提出先前问题的原因。)

话虽如此、LS MOSFET (在降压模式下充当同步整流器)在降压模式下承载大部分传导损耗、因为它在83%的时间内处于导通状态。 如果我的假设是正确的、那么升压模式下的 LS MOSFET 代表了我的场景中最坏情况下的功率耗散、因为它会导致严重的传导和开关损耗。 在最终确定 MOSFET 选择之前、我希望对这些损耗有合理的了解和近似值。

再次感谢！

Marc