第一套

答：8086 为 16 位处理器，可访问 1M 字节的存储器空间；1M 字节的存储器分为两个 512K 字节的存储体，命名为偶字节体和奇字节体；（4 分）

偶体的数据线连接 D7~D0，选择信号接地址线 A0；奇体的数据线连接 D15~D8，选择信号接 BHE 信号；（4 分）

BHE 信号有效时允许访问奇存储体中的高字节存储单元，实现 8086 的低字节访问、高字节访问及字访问。（2 分）

无条件传送方式，常用于简单设备，处理器认为它们总是处于就绪状态，随时进行数据传送。（2 分）

程序查询方式：处理器首先查询外设工作状态，在外设就绪时进行数据传送。（2 分）

中断方式：外设在准备就绪的条件下通过请求引脚信号，主动向处理器提出交换数据的请求。处理器无其他更紧迫任务，则执行中断服务程序完成一次数据传送。（2 分） DMA 传送： DMA 控制器可接管总线，作为总线的主控设备，通过系统总线来控制存储器和外设直接进行数据交换。此种方式适用于需要大量数据高速传送的场合。（2 分）

第二套 1.8086CPU系统中为什么要用地址锁存器？当用74LS373芯片作为地址锁存器时需要多少片74LS373芯片？ 答：8086CPU 由于引脚数量少，其地址总线采用了分时复用的双重总线(A 19 -A 16 /S 6 -S 3 和 AD 15 ~AD 0 以及 BHE /S7 )（2 分）；

仅在总线周期的 T l 时钟周期输出地址信号，而在整个总线周期中地址信号需保持不 变，这就需用地址锁存器将 T1 周期发出的地址信号锁存起来以在整个总线周期中都能使用（3 分）；为此8086CPU 在 T1 周期提供地址锁存允许信号 ALE(正脉冲)，用 ALE 的下降沿将地址信息锁存在地址锁存器中（2 分）。

共需 3 片 73LS373 芯片用作地址锁存器，锁存信息 A 19 ~A 0 和 BHE 。（3 分）

2.简述存储系统的层次结构及各层存储部件特点 答：为解决容量．速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。 （3 分）

存储系统的各层存储部件自上而下依次是：CPU 寄存器、高速缓存、主存存储器（RAM/ROM)，辅助存储器如磁盘、光盘等。 （3 分）

CPU 寄存器、高速缓存器集成在 CPU 芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；（2 分）

主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。（2 分）

（2） 能够进行信息格式的转换，例如串行和并行的转换；

（3） 能够协调 CPU 和外设在信息的类型和电平高低方面的差异，如电平转换驱动、数/模或模/数转等；

（4） 采集外设的信息传送给 CPU，接收 CPU 发出的控制命令及启动外设工作，设置中断和 DMA 控制逻辑。

（5） 地址译码和设备选择功能，识别 CPU 要访问的外设。（8 分）

第三套

在计算机上运行汇编语言程序的步骤是什么？ 答：（1）用编辑文件如 EDIT 编辑源文件，形成.ASM 文件； （2）用汇编程序（MASM）把.ASM 源文件汇编成目标文件.OBJ； （3）用连接程序（LINK）把.OBJ 文件转换成.EXE 可执行文件； （4）运行可执行文件.EXE； （5）若有错，使用 DEBUG 进行调试。

CUP响应中断的条件是什么？简述中断处理的过程 答：CPU 响应中断要有三个条件：外设提出中断申请；本中断位未被屏蔽；中断允许。（3 分） 可屏蔽中断处理的过程一般分成如下几步：（7 分） 中断请求、中断响应、保护现场、保护断点、转入执行中断服务子程序、恢复现场和中断返回。 CPU 在响应外部中断，并转入相应中断服务子程序的过程中，要依次做以下工作： ⑴从数据总线上读取中断类型号，将其存入内部暂存器。 ⑵将标志寄存器 PSW 的值入钱。 ⑶将 PSW 中的中断允许标志 IF 和单步标志 TF 清 0，以屏蔽外部其它中断请求，避免 CPU 以单步方式执行中断处理子程字。 ⑷保护断点，将当前指令下面一条指令的段地址 CS 和指令指针 IP 的值入栈，中断处理完毕后，能正确返回到主程序继续执行。

⑸根据中断类型号到中断向量表中找到中断向量，转入相应中断服务子程序。 ⑹中断处理程序结束以后，从堆栈中依次弹出 IP、CS 和 PSW，然后返回主程序断点处，继续执行原来的程序

第四套 1. “8086/8088执行了一个总线周期”，是指8086/8088做了那些可能的操作？基本总线周期如何组成？在一个典型的读存储器总线周期中，地址信号，ALE信号，#RD信号，数据信号分别在何时产生？ 答： （1）“8086/8088 执行了一个总线周期”是指：8086/8088可能对片外的存储器或 I/O 接口进行了一次读/写数据的操作。 （2）基本总线周期由 T1 至 T4 四个时钟周期组成。 （3）在一个典型的读存储器总线周期中，地址信号在 T1 周期内产生，ALE 信号在 T1 周期内产生，RD 信号在 T2 周期内产生，数据信号一般在 T3 周期内产生，若存储器在 T3 内来不及提供数据，8086/8088会在总线周期中的 T3 后插入等待状态 Tw，存储器将在某 Tw 中给出数据。

在 8086/8088 系统中，中断类型码乘 4 得到向量表的地址指针，从此处读出 4 字节内容即为中断向量。

第五套

2．中断时为什么要安排中断优先级？什么情况下程序会发生中断嵌套

答：处理器随时可能会收到多个中断源提出的中断请求，因此，为每个中断源分配一级中断优先权，根据它们的高低顺序决定响应的先后顺序。 必须在中断服务程序中开中断，程序才会发生中断嵌套。

第六套

偏移地址：是指段内某个存储单元相对该段首地址的差值，是一个 16 位的二进制代码；

物理地址：是8086 芯片引线送出的 20 位地址码，用来指出一个特定的存储单元。

外设向CPU申请中断，但CPU不响应，其原因有哪些？ 答：1：该中断请求持续时间太短； 2：CPU 未能在当前指令周期的最后一个时钟周期采样到中断请求信号； 3：CPU 处于关中断状态； 4：该中断级被屏蔽。

何为可编程芯片？微机中使用的可编程接口芯片有哪些 答：可用编程的方法对接口功能进行选择和设定，这样的芯片称为可编程接口芯片。微机中使用的可编程接口芯片有：可编程中断控制器 8259A、可编程计数器/定时器 8253、可编程并行通信接口芯片 8255A、可编程串行异步通信接口芯片 8250、可编程直接内存访问控制器 8237A。

第七套 1.写出吧首地址位BLOCK的字数组的第6个字送到DX寄存器的指令。要求使用一下的两种寻址方式：寄存器寻址 基址变址寻址 答：（1）使用寄存器间接寻址： LEA BX，BLOCK ADD BX，10 MOV DX，[BX]

（2）使用基址变址寻址： LEA BX，BLOCK MOV SI，10 MOV DX，[BX+SI] 2．简述在最小工作模式下，8086如何响应一个总线请求？ 答：外部总线主控模块经 HOLD 引线向 8086 发出总线请求信号；8086 在每个时钟周期的上升沿采样HOLD 引线；

若发现 HOLD=1 则在当前总线周期结束时(T4 结束)发出总线请求的响应信HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。

第八套 1.在8086系统中，什么是逻辑地址和物理地址？他们之间的关系是什么？ 答：逻辑地址是 16 位的，允许在程序中编排的地址；物理地址是 20 位的，是信息存放在内存中的实际地址。 物理地址是由逻辑地址的段地址左移 4 位加上偏移地址计算得到的，在 CPU 的运算器中实现。

同步传输方式和异步传输方式的特点各是什么？ 答:同步传输方式中发送方和接收方的时钟是统一的、字符与字符间的传输是同步无间隔的。异步传输方式并不要求发送方和接收方的时钟完全一样，字符与字符间的传输是异步的。

什么是PCI总线？什么是USB？ 答: PCI（Peripheral Componen）总线是微处理机机箱内的底板各个插件板的一种数据传输标准，32/64 位标准总线。

PCI 总线是同步且独立于微处理器的，具有即插即用的特性，允许任何微处理器通过桥接口连接到 PCI 总线上。

USB 是与系统之间、系统与外部设备之间的信息通道，USB 已成为目前电脑中的标准扩展接口，支持设备的即插即用的特性

第九套

简述微机的工作过程

答：微机的工作过程就是执行程序的过程，而程序由指令序列组成。执行程序的过程，就是执行指令序列的过程。执行每一条指令，都包括取指令与执行指令两个基本阶段。 因此微机的工作过程，也就是不断地取指令和执行指令的过程。

在取指阶段，CPU 从内存中读出的内容必为指令，把它送至指令寄存器 IR，然后由指令译码器译码，控制器发出相应的控制信号，CPU 便知道该条指令要执行什么操作。

在执指阶段，CPU 执行指令所规定的具体操作。当一条指令执行完毕后，就转入了下一条指令的取指 阶段，周而复始地循环，一直进行到程序结束。

第十套 1.8086系统中存储器的逻辑地址由那两部分组成？物理地址由那个部件产生？如何生成？每个段的逻辑段地址与寄存器之间有何对应关系？ 答：8086 系统中存储器的逻辑地址由段地址（段首址）和段内偏移地址（有效地址）两部分组成；存储单元的物理地址由地址加法器生成，寻址时，CPU 首先将段地址和段内偏移地址送入地址加法器，地址加法器将段地址左移 4 位并与段内偏移地址相加，得到一个 20 位的物理地址。数据段的段地址在 DS 寄存器中，段内偏移地址可能在 BX、BP、SI 或 DI 寄存器中。 代码段的段地址在 CS 寄存器中，段内偏移地址在 IP 寄存器中。堆栈段的段地址在 SS 寄存器中，段内偏移地址在 SP 寄存器中。扩展段的段地址在 ES 寄存器中，段内偏移地址可能在 BX、BP、SI 或 DI 寄存器中。 3. 简述8086内部中断的种类及特点 答：（1）内部中断又称软件中断，是通过软件调用的不可屏蔽中断，包括溢出中断、除法出错中断、单步中断、INT n 指令中断及单字节 INT3 指令中断。 （2）中断类型码或者包含在指令中，或者是预先规定的； （3）不执行 INTA 总线周期； （4）除单步中断外，任何内部中断都无法禁止； （5）除单步中断外，任何内部中断的优先级都比任何外部中断的高。

第十一套 1.8086处理器的输入控制信号RESET、READY、HOLD的含义是什么？当他们有效时，8086CUP将出现何种反应？ RESET：复位输入信号，高电平有效。该引脚有效时，将迫使 8086 处理器回到其初始状态；转为无效时，CPU 重新开始工作。（3 分）

READY：准备好信号，高电平有效的输入信号，表示存储器或 I/O 端口准备好。处理器的运行速度远远快与存储器和 I/O 端口，当处理器检测到 READY=0 时存储器或 I/O 端口不能按基本的总线周期进行数据交换时，需要插入一个等待状态 Tw，当处理器检测到 READY=1 时，可以进行数据交换时。（4 分）

HOLD：总线请求，是一个高电平有效的输入信号。该引脚有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。（3 分）

2.什么是中断类型码、中断向量、中断向量表？在基于8086/8088的微机系统中，中断类型码和中断向量之间有什么关系 答：处理机可处理的每种中断的编号为中断类型码（2 分）。 中断向量是指中断处理程序的入口地址，由处理机自动寻址（2 分）。 中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域（3 分）。 在 8086 系统中，中断类型码乘 4 得到向量表的入口，从此处读出 4 字节内容即为中断向量（3 分）。 3.DRAM为什么要刷新？如何进行刷新？ DRAM 以单个 MOS 管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作．即读取原内容．放大再写入。（5 分）

存储系统的刷新控制电路提供刷新行地址，将存储 DRAM 芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有 DRAM 芯片，所有 DRAM 芯片都在同时进行一行的刷新操作。刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM 芯片的所有存储单元得到及时刷新。（5 分） 第十二套

第十三套 1.8086中具有哪些寄存器？分组说明用途。哪些寄存器用来指示存储单元的偏移地址？ 答：8086 CPU 中有 8 个通用寄存器 AX、BX、CX、DX、SP、BP、SI、DI；两个控制寄存器 IP、FR；

4 个段寄存器 CS、DS、SS、ES。8 个通用寄存器都可以用来暂存参加运算的数据或中间结果，但又有各自的专门用途。 例如，AX 专用做累加器，某些指令指定用它存放操作数和运算结果；CX 为计数寄存器，在某些指令中做计数器使用；DX 为数据寄存器；BX 为基址寄存器，BP 为基址指针，SI 为源变址寄存器，DI 为目的变址寄存器，这 4 个寄存器在数据寻址中用来存放有效地址或段内偏移地址的一部分；

SP 为堆栈指示器，用来存放栈顶有效地址。两个控制寄存器用来存放有关的状态信息和控制信息。例如，标志寄存器 FR 用来存放状态标志和控制标志；而指令指针用来存放下一条要取指令的有效地址。4 个段寄存器用来存放内存的段地址。 2.#BHE信号的作用是什么？试说明当起始地址位奇地址、偶地址一次读写一个字节和一个字时#BHE和A0的状态 答:BHE 信号的作用是高 8 位允许引脚。 若 BHE 为 0 则表示对一个字进行操作，即高 8 位有效，若 BHE为 1 则表示对一个字节进行操作，即高 8 位无效。 当起始地址为奇地址时，一次读写一个字节时， BHE 为1，A0 状态为 1；当起始地址为偶地址时，一次读写一个字节时， BHE 为 1，A0 状态为 0； 当起始地址为奇地址时，一次读写一个字时， BHE 为 0，A0 状态为 1；当起始地址为偶地址时，一次读写一个字时， BHE为 0，A0 状态为 0。 3. 简述8259A的组成部分 答：8259A 的基本组成有：①IRR，8 位中断请求寄存器，用来存放从外设来的中断请求信号 IR0 ~ IR7； ②IMR，8 位中断屏蔽寄存器，用来存放 CPU 送来的屏蔽信号； ③ISR，8 位中断服务寄存器，用来记忆正在处理中的中断级别； ④PR，优先级判别器，也称优先级分析器 ⑤控制逻辑； ⑥数据总线缓冲器； ⑦读/写逻辑； ⑧级联缓冲器/比较器。其中，IRR、IMR、ISR、PR 和控制逻辑五个部分是实现中断优先管理的核心部件。

第十四套

DRAM 的特点主要有： （1）集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路，微机内存储器几乎都是由DRAM 组成。 （2）由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路，定期给电容补充电荷，以避免存储数据的丢失或歧变 2. 简述中断传送方式和DMA传送方式相比有什么不同 答：①中断方式通过程序实现数据传送，而 DMA 方式不使用程序直接靠硬件来实现，信息传送速度快。 ②CPU 对中断的响应是在执行完一条指令之后，而对 DMA 的响应则可以在指令执行过程中的任何两个存储周期之间，请求响应快。 ③中断方式必须切换程序，要进行 CPU 现场的保护和恢复操作。DMA 仅挪用了一个存储周期，不改变 CPU 现场，额外花销小。 ④DMA 请求的优先权比中断请求高。CPU 优先响应 DMA 请求，是为了避免 DMA 所连接的高速外设丢失数据。 ⑤中断方式不仅具有 I/O 数据传送能力，而且还能处理异常事件，DMA 只能进行 I/O 数据传送。总而言之，在进行 I/O 控制时，DMA 控制方式比程序中断控制方式速度快，但程序中断控制方式的应用范围比 DMA 控制方式广。

第十五套

和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。

RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器，RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。断电后ROM中的信息不会消失，具有非易失性。ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。根据制造工艺的不同，随机读写存储器 RAM 主要有双极型和 MOS 型两类。双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS 型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。 2. 8086处理器的输入控制信号NMI和含义各是什么？当他们有效时，8086CPU将出现何种反应？以INTR为例，简述中断的一般过程。 答：NMI:不可屏蔽中断请求，是一个利用上升沿有效地输入信号。该引脚信号有效时，表示外界向处理器申请可屏蔽中断。 INTR:可屏蔽中断请求，是一个利用高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。

INTR 可屏蔽中断的一般过程是： 中断请求：外设通过硬件信号的形式．向处理器引脚发送有效请求信号。 中断响应：在满足一定条件时，处理器进入中断响应总线周期。 关中断：处理器在响应中断后会自动关闭中断。 断点保护：处理器在响应中断后将自动保护断点地址。 中断源识别：处理器识别出当前究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置。 现场保护：对处理器执行程序有影响的工作环境（主要是寄存器）进行保护。 中断服务：处理器执行相应的中断服务程序，进行数据传送等处理工作。 恢复现场：完成中断服务后，恢复处理器原来的工作环境。 开中断：处理器允许新的可屏蔽中断。 中断返回：处理器执行中断返回指令，程序返回断点继续执行原来的程序。

i\o接口的信号类型有几种？各有什么特点 答：接口信号通常有以下四种： （1） 开关量：只有 2 种状态，用一位二进制数（0 或 1）表示开或关。 （2） 数字量：二进制形式的数据或是已经过编码的二进制形式的数据。 （3）脉冲量：脉冲信号是以脉冲形式表示的一种信号。关注的是信号发生的跳变情况。 （4） 模拟量：用模拟电压或模拟电流幅值大小表示的物理量。

在最小工作模式下8086一个基本总线周期一般由几个时钟周期组成，以读总线周期为例，请说明在每一个时钟周期中，cpu做了哪些工作？ 答：在最小模式下，8086CPU 一个基本的总线周期一般由 4 个时钟周期组成.。以 读总线周期为例，在 T1 时钟周期，CPU 经地址/数据复用线 AD15～AD0，地址/状态复用线 A19/S7～A16/S3发出 20 位地址信息，发出地址信息的同时BHE和 ALE 控制信号有效。 在 T2 状态时，A19/S6～A16/S3上的地址信号消失，而出现 S6～S3状态信号，这些状态信号保持到 读周期结束。AD15～AD0变成高阻状态，为读入数据作准备。在 T3状态，如果存储器或 I/O 端口已做好了数据准备而不需要等待状态时，则在 T3状态期间将数据放到数据总线上，在 T3结束时，CPU 从 AD15～AD0上读取数据。在 T4状态，CPU 对数据总线进行采样，读取 数据。

Cup从功能上划分成那两部分，这样设计的优点是什么？ 答：8086CPU 在功能上分成了 EU 和 BIU 两部分。传统计算机在执行程序时，CPU 总是相继地完成取指令和执行指令的动作，即指令的提取和执行是串行进行的。而分成两部 分后，BIU 负责取指令，EU 负责指令的执行，它们之间既互相独立又互相配合，使得 8086 可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，大大提 高了 CPU 和总线的利用率，从而提高了指令的处理速度。

Cup响应中断时，为什么要执行两个连续的中断响应周期？

答：CPU 响应中断时，执行两个连续的中断响应周期，每个响应周期都给出中断响 应信号INTA。这是因为第一个总线周期通知中断请示设备，微处理器准备响应中断，应该 准备好中断类型码，第二个总线周期中，微处理器接收中断类型码，以便得到中断向量，即 中断服务程序的入口地址。

第三套

第四套

什么是地址锁存器、8086/8088系统为什么要用地址锁存器？ 答：（1）地址锁存器就是一个暂存器，它根据控制信号的状态，将总线上地址信息 暂存起来。 （2）8086/8088 数据和地址总线采用分时复用操作方法，即用同一总线既传输数 据又传输地址。当 8086/8088CPU 与存储器交换信号时，首先由 CPU 发出存储器地址，同 时发出允许锁存信号 ALE 给锁存器，当锁存器接到该信号后将地址/数据总线上的地址锁存 在总线上，随后才能传输数据。8086/8088CPU 系统中采用 8282 或 74LS373 地址锁存器， 一片 8282 只能锁存 8 位的地址，所以至少要 3 片才能完整的锁存 20 位的地址

8255A方式0一般使用在什么场合？在方式0时，如果要使用如果要使用查询方式进行输入输出应该如何处理？ 答：方式 0 的使用场合有两种，一种是同步传送，另一种是查询式传送。在方式 0 情况下，没有规定固定的应答信号，所以，这时，将端口 A 和端口 B 作为数据端口，把端 口 C 的 4 个数位（高 4 位或者是低 4 位均可）规定为输出口，用来输出一些控制信号，而 把端口 C 的另外 4 个数位规定为输入口，用来读入外设的状态，即利用端口 C 来配合端口 A 和端口 B 的输入/输出操作。使用查询方式进行输入输出时，可利用端口 C 的某一位作查 询，只有当该位为 1 时，方可以将数据送到输入或输出端口去。 第五套 1.8253有哪几种工作方式？有什么区别？ 1．答：6 种工作方式。 各工作方式的特点是： 方式 0，计数结束产生中断。当门控信号为低电平时，计数停止；当门控信号为高电平 时，进行计数。 方式 1，可重复触发的单稳态触发器。门控信号为低电平或者高电平时，计 数不受影响；门控信号为上升沿时，受触发开始计数，下一个时钟后，输出为低电平，直到 计数为 0. 方式 2，分频器。门控信号为低电平时，计数停止，输出高电平；门控信号为高电平时， 进行计数；门控信号为上升沿时，重新设置初始值，开始计数。 方式 3，方波发生器。当门控信号为低电平时方式，计数停止，输出高电平；门控信号 为高电平时，进行计数；门控信号为上升沿时，开始计数。 方式 4，软件触发的选通信号发生器。门控信号为低电平时，计数停止；门控信号为高 电平时，进行计数。 方式 5，硬件触发的选通信号发生器。门控信号为低电平时，计数不受影响；门控信号 为上升沿时，开始计数。

什么是总线，计算机采用总线结构有什么优点 答：总线（Bus）是计算机各种功能部件之间传送信息的公共通信线，它是 cpu、内 存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过 相应的接口电路再与总线相连接，从而形成了计算机硬件系统。 微型计算机的总线结构是一个独特的结构，一个部件只要符合总线标准，就可以连接 到采用这种总路线标准的系统中，使系统功能得到扩展。 第六套

谈论指令周期，总线周期和时钟周期间的关系。 答： （1）执行一条指令所需要的时间称为指令周期； （2）CPU 同外部设备或内存储 器之间进行信息交换过程所需要的时间称为总线周期，即启用一次总线进行读或写的时间； （3）时钟脉冲的重复周期称为时钟周期，它是 CPU 主频的倒数； （4）一个指令周期由若干 个总线周期组成，一个总线周期又由若干个时钟周期组成； （5）8086CPU 的总线周期至少 由 4 个时钟周期组成，当外设不能在 CPU 规定时间内准备好数据时，要在总线周期中插入 等待周期。

Cpu响应中断时，为什么要执行两个连续的中断响应周期？ 答：CPU 响应中断时，执行两个连续的中断响应周期，每个响应周期都给出中断响 应信号INTA。这是因为第一个总线周期通知中断请示设备，微处理器准备响应中断，应该 准备好中断类型码，第二个总线周期中，微处理器接收中断类型码，以便得到中断向量，即中断服务程序的入口地址

8086cpu有哪些寄存器？分组说明用途。哪些寄存器用来指示存储器单元的偏移地址？ 答：8086CPU 中有 8 个通用寄存器 AX、BX、CX、DX、SP、BP、SI、DI；两个 控制寄存器 IP、FR；四个段寄存器 CS、DS、SS、ES。 8 个通用寄存器都可以用来暂存参 加运算的数据或中间结果，但又有各自的专门用途。例如，AX 专用做累加器，某些指令指 定用它存放操作数和运算结果；CX 为计数寄存器，在某些指令中做计数器使用；DX 为数 据寄存器；BX 为基址寄存器，BP 为基址指针，SI 为源变址寄存器，DI 为目的变址寄存器， 这 4 个寄存器在数据寻址中用来存放段内偏移地址（有效地址）或段内偏移地址的一部分； SP 为堆栈指示器，用来存放栈顶有效地址。两个控制寄存器用来存放有关的状态信息和控 制信息。例如，标志寄存器 FR 用来存放状态标志和控制标志；而指令指针用来存放下一条 要取指令的有效地址。 四个段寄存器用来存放段地址。 例如，CS 寄存器用来存放代码段的 段地址；DS 寄存器用来存放数据段的段地址；SS 寄存器用来存放堆栈段的段地址；ES 寄 存器用来存放扩展段的段地址。

与程序控制方式相比，DMA数据传送速度明显提高的原因时什么？ 答：一是 DMA 方式用硬件控制代替程序传送方式中的软件控制，二是 DMA 方式 是在 I/O 与存储器之间实现直接数据传送，而无需 CPU 内部寄存器中转， 所以数据传送速 度提高 第七套

简述流水线技术，8086怎样实现了最简单的指令流水线？ 答：流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术。流 水线的并行处理是指完成一条指令的各个部件在时间上是可以同时重叠工作，分别同时为多条指令的不同部分进行工作，以提高各部件的利用率来提高指令的平均执行速度。 流水线技术是把一个重复的过程分解为若干子过程，每个子过程由专门的功能部件来实现，将多个处理过程在时间上错开，依次通过个功能段，这样，每个子过程就可以与其他子过程并行进行。 8086 中，指令的读取是在 BIU 单元，而指令的执行是在 EU 单元。因为 BIU 和 EU 两 个单元相互独立、分别完成各自操作，所以可以并行操作。也就是说，在 EU 单元对一个指 令进行译码执行时，BIU 单元可以同时对后续指令进行读取；这就是最简单的指令流水线技 术 第八套

什么叫做波特率因子？什么叫做波特率？设波特率因子为64，波特率为1200 那么时钟频率是多少？ 答：发送时钟与接收时钟的频率与位传输率的比称为波特率因子，而位传输率称为 波特率。发送/接收时钟频率＝n×发送/接收波特率＝64×1200 ＝76800Hz ＝76．8KHz，所 以，时钟频率为 76．8KHz

什么叫做端口？通常有哪几类端口？计算机对I/O端口编址 时通常采用哪两种方法？在8086/8088系统中，用那种方法对I/O端口进行编址？ 答：CPU 和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这 些寄存器为端口。通常有：数据端口、状态端口、控制端口。对端口编址的两种方法为：计 算机对内存和 I/O 端口统一编址；计算机对内存和 I/O 端口独立编址。在 8086/8088 系统中 用计算机对内存和 I/O 端口统一编址。 第九套

什么是中断？中断技术给计算机带来了什么作用？ 答：中断是指这样一个过程：当计算机执行正常程序时，系统中出现某些异常情况 或特殊请求，CPU 暂停它正在执行的程序，而转去处理所发生的事件；CPU 处理完毕后， 自动返回到原来被中断了的程序继续运行。中断的作用： （1）主机与外部设备并行工作； （2） 实现实时处理；（3）硬件故障处理；（4）实现多道程序和分时操作

接口电路在系统结构中的作用是什么？应该具有哪些基本功能？ 答：外设接口（或叫作 I/O 接口）是主机和外设（控制器）之间的实体部件，是实 现主机与外设之间信息交换所必不可少的硬件支持；接口电路应具有的基本的功能： （1）数据的暂存与缓冲； （2）保存设备的工作状态； （3）信息交换方式的控制； （4）通信联络控制； （5）外设的识别；（6）数据格式的变换控制

全双工和半双工通信的区别是什么？在二进制的电路上能否进行全双工通信？为什么？ 答:全双工和半双工通信，双方都既是发送器又是接收器。两者的区别在于全双工可 以同时发送和接收。半双工不能同时双向传输，只能分时进行。在二线制电路上是不能进行全双工通信的，只能单端发送或接收。因为一根信号线，一根地线，同一时刻只能单向传输

第十套

第十一套

第十四套

第一套

说明8253各个计数通道中的三个引脚信号CLK OUT 和GATE的功能 每个通道都有三根引脚线与外界联系。 CLK 为外部输入计数脉冲。 引脚 GATE 为控制计数器工作的门控输入信号，根据工作方式的不同分为高电平 触发计数和正脉 冲触发计数。 引脚 OUT 为定时时间到/计数结束输出信号， 在不同的工作方式下，可以输出不同形式的波型（4 分）。

CUP内部由那两部分组成？简述各自功能及其配合关系 由 EU 和 BIU 组成。EU 是执行部件，主要的功能是执行指令。BIU 是 总线接口部件，与片外存储器及 I/O 接口电路 传输数据。 EU 经过 BIU 进 行片外数据的访问，BIU 为 EU 提供将要执行的指令。EU 与 BIU 可分别独 立工作，当 EU 不需访问外部时，即不需要 BIU 提供服务时，BIU 可进行 填充指令队列的操作。

第二套 1.8086cpu由那两部分组成？8086cpu中有哪些寄存器？ BIU、EU；内部寄存器有 AX、BX、CX、DX、BP、SP、SI、DI、DS、CS、SS、 ES、FLAGS、IP 2.什么叫做寻址方式？8086有哪些寻址方式？ 寻址方式是指 CPU 在执行指令时寻找操作数或操作数地址的方式；包括立即 数寻址、寄存器寻址、直接寻址、寄存器间接寻址、寄存器相对寻址、基址 变址寻址、相对基址变址寻址。 3. 什么叫做中断？中断有哪些类型？ CPU 在执行一个程序时，对系统发生的某个事件(程序自身或外界的原因)作出 的一种反应:CPU 暂停正在执行的程序，保留现场后自动转去处理相应的事件， 处理完该事件后，到适当的时候返回断点，继续完成被打断的程序。内部中断、外部中断。

第三套 1.8086的存储空间最大可以是多少？怎样用16位的寄存器实现对20位的地址寻址 （1） 8086 有 20 根地址线，所以具有 1M 字节的存储空间，是按 00000–FFFFF 来编址。 （2）8086 中因入分段概念来解决寻址问题，要计算一个存储单元的物理地址 时，先要将它对应的段寄存器的 16 位值左移 4 位，得到一个 20 位的值，再加上 16 位的偏移量。

2.8086CUP的形成三大总线时，为什么要对部分地址线进行锁存？用什么信号控制锁存？ 为了确保 CPU 对存储器和 I/O 端口的正常读/写操作，需要求地址和数据同时出 现在地址总线和数据总线上。

而在 8086CPU 中有 AD0–AD15 部分总线是地址/数据复用的，因此需在总线周期的前一部分传送出地址信息，并存于锁存器中，而用后一部分周期传送数据。

8086CPU 中是通过 CPU 送出的 ALE 高电平信号来控制锁存的。 3.叙述用DMA方式传送单个数据的全过程 （1）接口准备就绪，通过 DMA 控制器发向 CPU 发 DMA 请求； （2）CUP 接到信号后响应 DMA 请求，DMA 获得总线控制权； （3）DMA 控制器中地址寄存器的内容送到地址总线上，确定要传输的数据块； （4）执行 DMA 传送； （5）撤消总线请求，CPU 收回总线控制权。 第六套

总线接口部件（BIU）有哪些功能？请说明

8086的起始取指的地址是多少？怎样形成这个地址？该地址对系统设计有什么影响

叙述可屏蔽中断的响应过程，可屏蔽中断或非屏蔽中断响应后，栈顶四个单元中是何内容 第七套 1.8086的计算机系统中，存储器如何组织？如何与处理器总线相连接？BHE信号起到什么作用？ 2.RESET信号到来后，CUP的状态有哪些？ RESET 信号来到后，CPU 便结束当前操作，并对处理器标志寄存器，IP，DS，SS， ES 及指令队列清零， 而将 CS 设置为 FFFFH，当复位信号变为低电平时，CPU 从FFFF0H 开始执行程序

中断过程一般包括哪几个阶段？ (1)中断请求；(2)判断优先级；(3)中断响应(中断周期操作)；(4)中断处理 (5) 中断返回 第八套

EU和BIU各自的功能是什么？如何协同工作？ EU 是执行部件，主要的功能是执行指令。 BIU 是总线接口部件，与片外存储器及I/O 接口电路传输数据。 EU 经过 BIU 进行片外操作数的访问，BIU 为 EU 提供将要执行的指令。 EU 与 BIU 可分别独立工作，当 EU 不需 BIU 提供服务时，BIU 可进行填充指令队列的操作。

什么叫做中断，为什么中断处理子程序中保护许多寄存器，写出学过的中断控制器的名称 由预先安排好的内部或外部事件触发引起 CPU 中止正在正常执行的程序，而转去 执行另一段为触发事件而编写的程序，等为触发事件而编写的程序执行完后再返 回到被打断处继续执行。这个过程我们称之为中断。 （1）因为只有保存了有关断点的寄存器的值，才能在中断处理子程序执行完了 后，正确的返回到主程序继续执行！ （2）可编程中断控制器 8259A

简单说明8086的寄存器结构 第九套 1.8086/8088处理器中有哪些寄存器，他们的主要作用是什么 2.8086对存储器的管理为什么采用分段管理 3.中断指令执行时，堆栈的内容有什么变化？中断处理字程序的入口地址是怎样得到的？ 中断指令执行时，堆栈内容变化如下： 标志寄存器被推入堆栈，且 SP 减 2，然后 CPU 将主程序的下一条指令地址即断点地址的段地址和偏移量压入堆栈，且SP 减 4。 某中断处理子程序的入口地址即中断向量，由该中断类型号的 4 倍为内存地址，在该地址处的 4 个字节内容即该中断向量。 第十套 1.8088/8086和传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点 传统的计算机在执行指令时，总是相继地进行提取指令和执行指令的动作，也就 是说，指令的提取和执行是串行进行的。 在 8086/8088 中，指令的提取和执行是分别有由总线接口部件完成的，总线控制逻辑和指令执行逻辑之间即互相独立又 互相配合； 使 8086/8088 可以在执行指令的同时进行提取指令的操作。 8086/8088 CPU 中，总线接口部件和执行部件的这种并行工作方式，有力地提高了工作效 率。（5 分） 2.在8086中逻辑地址、偏移地址、物理地址分别指的是什么？请说明 3.8259引入中断请求的方式有哪几种？如果对8259A用查询方式引入中断请求，哪会有什么特点？中断查询方式用在什么场合？ 按照中断请求的引入方法来分，有边沿触发方式，电平触发方式，中断查询方式。 特点有：⑴ 设备仍然通过往8259A发中断请求信号要求CPU服务，但8259A不使用INT信号向 CPU 发中断请求信号。 ⑵ CPU 内部的中断允许触发器复位，所以禁止了外部对 CPU 的中断请求。 ⑶ CPU 要使用软件查询来确认中断源，从而实现对设备的中断服务。 中断查询方式一般用在多于 64 级中断的场合，也可以用在一个中断服务程序中 的几个模块分别为几个中断设备服务的情况。（5 分）

双符号位判断溢出 采用双符号位检测溢出的方法： 在运算时,两个符号位同时参加运算,结果中如果两个符号位不同,则表示产生了溢出. 若符号为01,则表示运算结果大于允许取值范围的最大正数,称为正溢出； 若符号位为10,则表示运算结果是负数,其值小于允许取值范围的最小负数,称为负溢出. 两个符号位的最高位仍为正确的符号.