数字电子钟 |
您所在的位置：网站首页 › 孕晚期吃菠萝会上火吗还是降火 › 数字电子钟 |
数字电子钟
|
FPGA数字电子钟—VHDL 设计
1、设计任务及要求：2、设计原理3、方案设计4、系统时序仿真与分析5、硬件下载与测试
1、设计任务及要求：
设计任务：设计一台能显示时、分、秒的数字钟。 具体要求如下： （1） 由实验箱上的时钟信号经分频产生秒脉冲； （2） 计时计数器用 24 进制计时电路； （3） 可手动校时，能分别进行时、分的校正； （4） 整点报时； 设计要求： （1） 采用 VHDL 语言描述系统功能，并在 QUARTUS II 工具软件中进行仿真，下 载到 EDA 实验箱进行验证。 （2） 编写设计报告，要求包括方案选择、程序代码清单、调试过程、测试结果 及心得体会。 2、设计原理
3.1、 系统RTL图设计 1.分频模块 分频模块的输入信号为实验箱上的时钟信号，输出信号为秒计数器脉冲、按键扫描时钟、数码管扫描时钟。 2.按键处理模块 按键处理模块的输入信号为实验箱上的按键和分频模块输出的按键扫描时钟，输出信号为延时消抖之后的按键信号。 3.计数器模块 计数器模块分为秒计数器、分计数器和时计数器，秒计数器的输入信号为分频模块输出的秒脉冲，分计数器的输入信号为秒进位信号和按键信号，时计数器的输入信号为分进位信号和按键信号，计数器模块输出时、分、秒的个位和十位的BCD码。 4.整点报时模块 整点报时模块的输入信号为秒钟和分钟的BCD码，输出分蜂鸣器控制信号。系统RTL图如下图所示。 1、主程序： ----------------------------------------------------- --主程序 CLOCK.vhdl ----------------------------------------------------- LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CLOCK IS PORT( CLK_IN,KEY_MIN,KEY_HOUR : IN STD_LOGIC; -- 1Hz时钟信号输入 --SEL_OUT : OUT STD_LOGIC_VECTOR(5 DOWNTO 0); --SEG_OUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); SPEAKER_OUT : OUT STD_LOGIC; C_H_SHI , C_H_GE , C_M_SHI , C_M_GE , C_S_SHI , C_S_GE : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END CLOCK; ARCHITECTURE BHV OF CLOCK IS -- 调用秒钟计数模块声明 COMPONENT SEC_BCD_COUNT PORT(clk_to_sec: IN STD_LOGIC; DATOUT_SHI,DATOUT_GE : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); C: OUT STD_LOGIC); END COMPONENT; -- 调用分钟计数模块声明 COMPONENT MIN_BCD_COUNT PORT(clk_to_min, ADD_MIN: IN STD_LOGIC; DATOUT_SHI,DATOUT_GE : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); C: OUT STD_LOGIC); END COMPONENT; -- 调用小时计数模块声明 COMPONENT HOUR_BCD_COUNT PORT(clk_to_hour, ADD_HOUR: IN STD_LOGIC; DATOUT_SHI,DATOUT_GE : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ); END COMPONENT; COMPONENT xiaodou --按键消抖 PORT( key: IN STD_LOGIC; clk_i:IN STD_LOGIC; DLY_OUT:OUT STD_LOGIC); END COMPONENT; COMPONENT DEV PORT( CLK_20MHz : IN STD_LOGIC; CLK_1Hz, CLK_250Hz : OUT STD_LOGIC); END COMPONENT; COMPONENT buzz --整点报时 PORT(CLK: IN STD_LOGIC; M_SHI,M_GE,S_SHI,S_GE:IN STD_LOGIC_VECTOR(3 DOWNTO 0); speaker:OUT STD_LOGIC); END COMPONENT; SIGNAL S_CO, M_CO : STD_LOGIC; -- 计数进位 SIGNAL S_M_SHI,S_M_GE,S_S_SHI,S_S_GE,S_H_SHI,S_H_GE : STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL S_SET_MIN,S_SET_HOUR : STD_LOGIC; SIGNAL CLK_BUZZ, CLK_SCAN, CLK_SEC : STD_LOGIC; --SIGNAL N_BUZZ : STD_LOGIC_VECTOR(9 DOWNTO 0):="0000000010"; --蜂鸣器分频系数 --SIGNAL N_KEY : STD_LOGIC_VECTOR(9 DOWNTO 0):="0000000100"; --按键扫描分频系数 --SIGNAL N_LED_DISP : STD_LOGIC_VECTOR(9 DOWNTO 0):="0000001000"; --数码管扫描分频系数 --SIGNAL N_SEC : STD_LOGIC_VECTOR(9 DOWNTO 0):="0000010000"; --1HZ分频系数 BEGIN --u_buzz_clk : ClkDiv PORT MAP(CLK_IN,N_BUZZ,CLK_BUZZ); --u_key_clk : ClkDiv PORT MAP(CLK_IN,N_KEY,CLK_KEY); -- u_led_disp_clk : ClkDiv PORT MAP(CLK_IN,N_LED_DISP,CLK_LED_DISP); --u_sec_clk : ClkDiv PORT MAP(CLK_IN,N_SEC,CLK_SEC); u_div : DEV PORT MAP(CLK_IN, CLK_SEC, CLK_SCAN); u_xiaodou_m : xiaodou PORT MAP(KEY_MIN, CLK_SCAN, S_SET_MIN); u_xiaodou_h : xiaodou PORT MAP(KEY_HOUR, CLK_SCAN, S_SET_HOUR); u_clock_sec : SEC_BCD_COUNT PORT MAP(CLK_SEC, S_S_SHI,S_S_GE,S_CO); -- 秒钟 u_clock_min : MIN_BCD_COUNT PORT MAP(S_CO, S_SET_MIN, S_M_SHI,S_M_GE,M_CO); -- 分钟 u_clock_hour : HOUR_BCD_COUNT PORT MAP(M_CO, S_SET_HOUR, S_H_SHI,S_H_GE); -- 小时 --u_led_disp : LED_DISP PORT MAP(CLK_SCAN, S_H_SHI, S_H_GE, S_M_SHI, S_M_GE, S_S_SHI, S_S_GE, SEL_OUT, SEG_OUT); u_buzz : buzz PORT MAP( CLK_SCAN,S_M_SHI, S_M_GE, S_S_SHI, S_S_GE,SPEAKER_OUT); --u4 : buzz PORT MAP(buzz_CLK,S_M_SHI, S_M_GE,S_S_SHI,S_S_GE,speaker_out ); -- 小时 C_H_SHI |
该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时 电路、整点报时电路等组成。石英晶体振荡器和分频器产生整个系统的时基信号， 它直接决定计时系统的精度。“秒计数器”采用六十进制计数器，每累计 60 秒向 “分计数器”进位；“分计数器”采用六十进制计数器，每累计 60 分向“时计数 器”进位；“时计数器”采用二十四进制计数器，按照“24 翻 1”规律计数。“时、 分、秒”计数器的输出经译码器送显示器显示。校时电路用来当计时出现误差时 对“时、分、秒”进行校对调整。整点报时电路是根据计时系统的输出状态产生 一脉冲信号，然后去触发音频发生器实现报时。
3.2 代码编写与调试 1.分频模块 对系统的时钟进行分频，设置不同长度的计数值，当系统时钟CLK有变化时计数器开始计数，当计数到某个值时输出一个信号，计数值不同输出信号的周期也就不同，从而实现了对系统时钟进行不同的分频，产生不同频率的信号。 2.按键处理模块 按键按下弹起电平会有一小段毛刺，可能会引起电路误操作，所以要对按键进行消抖处理使变为干净的矩形信号。抖动时间一般为10ms，若采样时间为10ms则噪声最多采样到一次。对于两级D触发器，Q1和Q2之间有一个时间延迟效果。每一次时钟上升沿就是对信号采样一次，Q1保存的是最新一次的采样，Q2保存的是上一次的采样，Q1和Q2之间有一个时间延迟，时间为时钟周期。 对于噪声信号只能采样到一次，Q1|Q2的值一定为1。对于持续时间大于时钟周期的信号可以采样到两次，Q1的值和Q2的值相同，Q1&Q2为信号电平。 3.计数器模块 时钟计数要具有时分秒的显示，且时分秒均需两位数码管计数，因此共需6个数码管。其中，小时采用24进制的BCD计数模块，分和秒采用60进制的BCD计数模块。秒计数器的输入信号为分频模块输出的秒脉冲，秒计数模块的进位信号可作为分计数模块的输入信号，分计数模块的进位信号可作为时计数模块的输入信号。 因此，秒计数模块可利用60进制计数器，通过分频器的输入实现从00到59的循环计数；分计数模块可利用60进制计数器，通过秒的进位信号的输入可实现从00到59的循环计数；小时计数模块可利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。 4.整点报时模块 对于整点报时模块，当分钟计数至59时来一个时钟脉冲则产生一个进位信号，分钟计数到00，此时产生报警信号。在该模块我们将蜂鸣器换成了LED灯，产生1秒的灯光闪烁，在产生一个进位信号分和秒计数到00是灯亮，在秒计数到01时灯灭，通过LED灯的亮灭表明是否是整点。【本文地址】
今日新闻 |
推荐新闻 |