EDA(Quartus II) |
您所在的位置:网站首页 › 央视2套在线直播观看高清版 › EDA(Quartus II) |
目录 实验目的: 实验预习: 实验讲解1: D触发器和锁存器的VerilogHDL描述: 实验讲解2: D触发器的设计 实验内容:十进制加法计数器设计 实验总结 实验目的: 熟悉QuartusⅡ软件的使用方法,掌握EDA流程;掌握基本时序逻辑电路的设计方法;学会十进制加法计数器设计,为复杂时序逻辑电路的设计打基础。 实验预习: 掌握十进制加法计数器的设计原理;同步、异步电路的实现;if语句的用法。 实验讲解1: D触发器和锁存器的VerilogHDL描述: module D_ff(D,clk,q); //D触发器 input D,clk; output reg q; always@(posedge clk) q |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |