组成原理 控制器与中断 (部分选自408)

您所在的位置:网站首页 单周期cpu的特点包括什么 组成原理 控制器与中断 (部分选自408)

组成原理 控制器与中断 (部分选自408)

2024-04-18 21:02| 来源: 网络整理| 查看: 265

写在前面 :

下面的题目大部分来自408 的真题,主要是关于控制器的相关内容,内容比较多,关于微程序控制器的内容比较硬核,虽然这门课还有更硬核的东西,我没放进来。每道题目我都给出了与之相应的知识点。关于题目有什么问题,都可以直接在评论区提问,可能会有写错的地方,看出来后告诉我就行。

1.

内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort)三类。

下列有关内部异常的叙述中,错误的是(A)

A.内部异常处理后返回到发生异常的指令继续执行B.内部异常的响应发生在指令执行过程中C.内部异常的检测由CPU内部逻辑实现D.内部异常的产生与当前执行指令相关中断

(1)陷阱是有意而为之的异常,是明知有套还往里钻,其最常见的用途就是操作系统的系统调用。

(2)故障是由错误条件引起的,可能被故障处理例程修复。如果可以修复,继续运行;如果不能修复,则会转化为终止,并进入下一步。常见的故障如缺页。

(3)终止是不可恢复的致命的错误造成结果。终止处理程序不再将控制返回给引发终止的应用程序,而是交给了系统——其结果往往是系统终止应用程序。

内中断是指来自CPU和内存内部产生的中断,包括程序运算引起的各种错误,如地址非法、校验错、页面失效非法指令、用户程序执行特权指令自行中断(INT)和除数为零等,以上都在指令的执行过程中产生的。D 对

这种检测异常的工作是由CPU(包括控制器和运算器)实现的。 C 对

内中断不能被屏蔽,一旦出现应立即处理,发生在指令执行过程中。B 对

如除数为零和自行中断(INT)都会自动跳过中断指令,所以不会返回到发生异常的指令继续执行。 A 错

2.

下列关于主存储器(MM)控制存储器(CS)的叙述中,错误的是(A )

A. MM按地址访问,CS按成原理 控制器,存储器与中断 (部分选自408)内容访问

B. MM用RAM和ROM实现,CS用ROM实现

C. MM在CPU外,CS在CPU内

D. MM存储指令和数据,CS存储微指令

微程序控制器

微程序控制器的工作原理:

一条机器指令由一段微程序来解释实现

控制存储器中包含:

取指令的微程序段:公操作(所有指令共用)各条指令的微程序段

微程序设计思想:每条机器指令的功能都用一段相应的微程序来实现。

微程序:微指令的有序集合,用于实现机器指令的功能。

微指令:是一组微命令的集合,用于完成一个功能相对完整的操作。

微命令:是组成微指令的最小单位,也就是控制实现微操作的控制信号。

一般用于控制数据通路上门的打开/关闭,或者功能选择。

微操作:指令执行时必须完成的基本操作。

控制存储器:简称控存,用于存放所有指令的微程序,其中一个存储单元存放一条微指令。一般为ROM。

微地址:微指令在控存中的地址。

微地址寄存器 \mu AR 存放微地址的寄存器。

微指令寄存器 \mu IR :存放从控存取出的微指令的寄存器。

微周期:指从控存中取出并执行一条微指令所需要的时间,一般与一个机器周期相当。

控存存储器 的分类

(1)按在计算机系统中的作用分类

寄存器(Register)

封装在CPU内,用于存放当前正在执行的指令和使用的数据

用触发器实现,速度快,容量小(几十个)

高速缓存(Cache)

微操作:指令执行时必须完成的基本操作。位于CPU内部或附近,用来存放当前要执行的局部程序段和数据

用SRAM实现,速度可与CPU匹配,容量小(几MB)

主存储器(MM):

位于CPU之外,用来存放已被启动的程序及所用的数据

用DRAM实现,速度较快,容量较大(几GB)

辅助存储器:

又称外存,为外部设备,用于存放暂不用的数据和程序,属于永久存储器

存储器和CPU的关系

(2)按存储器的读写功能分类

只读存储器 (ROM):一般隐含指随机存取读写存储器 (RAM):一般隐含指随机存取

(3)按信息的可保存性分类

永久记忆的存储器:

又称非易失性存储器,在一.单选题(共16题,100.0分)

非永久记忆的存储器:

又称易失性存储器,在 断电后信息丢失(主存中的RAM)

(4)按存储介质分类

半导体器件:半导体存储器 CRAM ROM,用作主存)磁性材料:磁表面存储器 (磁盘、 磁带,用作辅存)光介质:光盘存储器(用作辅存)3.

下列有关处理器时钟脉冲信号的叙述中,错误的是(D)

A.时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成

B.时钟脉冲信号的宽度称为时钟周期,时钟周期的倒数为机器主频

C.时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定

D.处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令

执行一条新的指令指令流水线中,理想情况下每个机器周期完成一条指令并启动一条新指令,而非一个节拍启动一条指令。

CPU中控制器的功能是产生时序信号控制从主存取出一条指令完成指令操作码译码产生操作控制信号时序信号产生器:

负责提供时钟信号和机器周期信号,以规定每个操作的时间。包括

脉冲源:

产生一定频率的脉冲信号,为整个计算机提供基准时钟信号

启停线路:

负责控制时钟脉冲的送出与封锁,从而实现计算机的启动与停止

时序信号产生及其控制部件:

以脉冲源为基准产生不同的计算机所对应的多级时序信号,用以控制计算机的每一步微操作

计算机中的时序信号

指令周期:

是指计算机从内存取出一条指令并完成该指令的执行所需要的时间。不同指令的指令周期是不相同的。一个指令周期可能由若干个机器周期组成。

机器周期:

又称为CPU周期,用于完成1次内存的读或写操作,或者1次ALU的运算,或者1次总线传送。一般规定为CPU与内存交换1次信息(读或写内存)所需要的时间。一个机器周期的功能需要多个时钟周期完成。

时钟周期:

又称为节拍,是指CPU执行一个微操作命令(即控制信号)的最小时间单位,也即T周期三个时钟周期的关系4.

下列寄存器中,汇编语言程序员可见的是(D)

A.存储器地址寄存器(MAR)B.指令寄存器(IR)C.存储器数据寄存器(MDR)D.程序计数器(PC)专用寄存器:①程序计数器(PC):存放指令地址 (Program counter)顺序执行时,由PC+1产生下一条指令的地址遇到转移指令时,转移地址→PC作为下一条指令的地址。②指令寄存器(IR):存放机器指令码 (Instruction register)③地址寄存器(AR):用于存放CPU访问存储器或者IO设备的地址码。(Address register)④数据寄存器(DR):用于存放CPU访问存储器或者IO设备的数据。(Data register)哈佛结构特征程序和数据分开存储:两个存储器两套地址总线与数据总线指令和数据宽度可以不同林斯顿结构(冯诺伊曼结构)

数据和指令存放在同一个存储器中存储空间利用率高

统一的访问接口

指令集架构 ISA5.

CPU的组成中不包含________ A

A.存储器

B.运算器

C.控制器

冯诺伊曼架构冯诺伊曼结构AB:CPU或总线主设备一存储器或IO设备(单向) Address BusDB: 各部件之间(双向) Data BusCB:包含许多不同的控制信号线和状态信号线(单/双向) Control Bus6.

假定不采用Cache和指令预取技术,且机器处于“开中断”状态,则在下列有关指令执行的叙述中,错误的是 D

A.每个指令周期中CPU都至少访问内存一次B.每个指令周期一定大于或等于一个CPU时钟周期C.当前程序在每条指令执行结束时都可能被外部中断打断D.空操作指令的指令周期中任何寄存器的内容都不会被改变“开中断”状态

因为没有cache,所以CPU要直接访问内存才能完成取指,否则无法执行完一个指令周期。A 对

指令周期是指CPU取出并执行一条指令的时间,至少与CPU时钟周期相等。 B 对

指令预取,是指提前将所需要的数据取出来,在使用时可用。具体方法就是在不命中时,当数据从主存储器中取出送往CPU的同时,把主存储器相邻几个单元中的数据(称为一个数据块)都取出来送入Cache中

开中断后,系统就可以响应其他的中断了。关中断后,系统不响应其他的中断除非优先级高的中断。 C 对

即使是空操作,程序计数器PC 也要+1 D错

7.

单周期处理器中所有指令的指令周期为一个时钟周期。

下列关于单周期处理器的叙述中,错误的是( B )

A.每条指令的CPI为1B.可以采用单总线结构数据通路C.处理器时钟频率较低D.在指令执行过程中控制信号不变CPU性能评价:

最重要的是CPU执行时间

CPU执行时间=程序的指令数×每条指令的时钟周期数(CPI)×时钟周期长度

CPI : Clock per Instructions

单周期CPU:CPI=1,但是时钟周期很长(最长指令)多周期CPU:虽然CPI>=1,但是时钟周期很短,且某些硬件部件可共享单周期处理器

总线在同一时刻只能有一个部件能把信息传到总线上。

单周期处理器和多周期处理器要执行的指令都是一样的

单周期处理器是以最复杂指令所需时间为准来设计时钟周期。

指令译码器: (Instruction decoder)

对指令的操作码进行译码,以识别该指令所要求的操作。

首先判断该指令是什么指令,然后将判断结果信息传递给操作控制信号形成部件。

在同一个系统中,所有指令取指令操作都一样在同一个系统中,所有指令取指令信号都一样在同一个系统中,所有指令取指令时序都一样分析指令

①指令的功能?对OP字段译码

②操作数在哪里?对寻址方式码MOD译码

③指令含几个字?由OP或者MOD字段决定

分析指令就是控制指令译码器ID工作,产生识别指令OP和寻址方式的控制信号。

执行指令

操作控制信号形成部件 根据指令译码信息时序信号 发出该指令所需的所有部件的带时间标志的控制信号序列

单周期处理器需要使用多总线结构多周期处理器需要使用单总线结构

具体为什么可以参考先前写过的数据通路设计中讲到的单总线,双总线和三总线。

简言之,如果是单周期处理器,对于一个简单的ALU运算(比如A+B->C),一条数据通路是不够的。对比文章中的表格,就可以看到,一条数据通路,需要3 个周期才能完成 (Ri) op (Rj) -> Rk 这样一个指令。数据通路只有一条,所需的周期数就多了,所需的暂存器也就多了。数据通路的设计

(1) 方案 1

第一种是在所有需要传送数据的部件之间创建一条直接通路,这种方案对于很小的计算机系统来说是可行的,但是如果所要设计的CPU的复杂度增加的话,用这种方案来设计数据通路将变得越来越不现实。

(2) 方案 2

CPU的单周期实现和多周期实现

单周期CPU:每条指令均在1个时钟周期内完成

所有指令的执行时间等长:1个时钟周期,CPI=1

时钟周期需要选择所有指令中的执行路径 (时间)最长的那条指令为准

多周期CPU:将指令的执行过程分解成一系列步骤,每个步骤占用1个时钟周期,即:

每条指令的执行可占用多个周期

允许不同指令占用的周期数不同

一个功能单元可以在某个指令执行过程中共享

现代计算机不采用单周期CPU设计方式,原因:效率太低

多周期CPU的性能和硬件成本优于单周期CPU单周期CPU适用于简单指令系统多周期CPU适用于流水线

为实现ARMV7核心指令子集

选择:

(1) 直接连接 (无总线)

(2) 多周期CPU:

指令都在多个时钟周期内完成

部件可共享

(3) 采用哈佛结构:

指令存储器

数据存储器

8.

某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采用字段直接编码法,共有33个微命令,构成5

互斥类,分别包含7、3、12、5和6个微命令,则操作控制字段至少有(D)

A. 5位B. 33位C. 6位D. 15位

7 : 111 至少3 位

3 : 11 至少2 位

12 : 1100 至少 4 位

5 : 101 至少 3 位

6 :110 至少 3 位

3+2+4+3+3=15 ,选 D

不懂微程序控制,这题没法做,下面从 0 开始介绍相关的知识点:

控制器有两种设计方法:硬布线控制器:

它是将指令执行时的各个机器周期的微操作信号用组合/时序逻辑电路来实现:

速度快,但设计复杂繁项,适合于RISC结构

微程序控制器:

它是将机器指令根据其执行步骤分成若干条微指令,

指令执行时从控制存储器中依次取出这些微指令,发出指令所需要的全部微操作控制信号,从而完成指令的执行。

微程序控制器相对硬布线控制器速度慢,但设计比较规整,易于实现指令系统修改,适合于CISC结构。

一条机器机器指令对应一条微程序。

硬布线控制器:主要由组合逻辑电路构成定义:

控制器的操作控制信号形成部件是由复杂的组合逻辑门电路和一些触发器构成,

因此又称为组合逻辑控制器,或常规逻辑控制器

基本原理:

根据指令的功能、当前的时序及外部和内部的状态情况,按时间的顺序发送一系列微操作控制信号。

特点:速度快,设计较为繁项、不规整,修改、扩充较难

微程序控制器的CPU设计步骤:(下面以 ADD 和 JMP 指令进行举例)

1 确定指令系统,包括每条指令的格式、 功能和导址方式,分配操作码。

确定指令格式

2 围绕看指令系统的实现,确定CPU的内部结构,包括运算器的功能和组成,微程序控制器的结构、组成及各部件的连接方式和数据通路,时序系统的构成。

3 在以上基础上,分析每条指令的执行过程,画出指令系统的微程序流程图。

(这里就提到了两个指令: ADD 指令和 JMP 指令)

ADD指令:分为6个机器周期完成

M0: PC→AR,PC+1→PC;(取指令地址) M1: RAM→ IR , \bar{J_1} ; (取指令并译码) ADD·M2: PC→AR,PC+1→PC(取指令第二字地址ADD·M3: RAM-DA1); (取数据) ADD·M4: DR→DA2; (送寄存器数据) ADD·M5: DA1+DA2→DR:(计算并存结果)

JMP指令:分为4个机器周期完成

M0: PC→AR,PC+1→PC:(取指令地址) M1: RAM→ IR , \bar{J_1} ; (取指令并译码) JMP·M2: PC→AR,PC+1→PC;(取指令第二字地址) JMP·M3: RAM→PC: (取转移地址并执行转移)ADD 和 JMP 的微程序流程图

4 根据CPU的结构,写出每条微指令所发送的微操作控制信号序列

取指令公操作 (# 代表 低电平有效)

M0:PC-B#,B-AR,PC+1; M1:M-R#,B-IR,J1#;

ADD指令:

ADD·M2: PC-B#,B-AR,PC+1; ADD·M3: M-R#,B-DA1; ADD·M4: R0-B#, B-DA2; ADD·M5: ALU运算(F=A加B),ALU-B#,B-R0;

JMP指令:

JMP·M2: PC-B#,B-AR, PC+1; JMP·M3: M-R#,B-PC#, PC+1;

5 结合微程序控制器的结构、微操作控制信号序列和控制存储器容量,设计微指令格式

6 分配微程序流程图中各微指令的微地址,并编写微程序指令代码

分配微程序流程图中各微指令的微地址

7 将所有的微指令代码装入控制存储器的相应单元

操作控制信号形成部件:

根据指令的操作码以及时序信号,产生取出指令和执行这条指令所需的各种操作控制信号,以便正确地建立数据通路,完成取出指令和执行指令的控制

微程序控制器的组成:

操作控制信号形成部件主要由以 下3个部件构成:

①控制存储器CM②微地址寄存器\mu AR③微指令寄存器\mu IR微指令的一般结构:控制字段:包含了一组微命令信号,用于控制完成本条微指令的操作下址字段:用于指出后继微地址(下条微指令地址)的相关信息。控存CM后继微地址的生成方法:自增1:后继微地址=当前微地址+1,用于顺序执行微程序的场合

2. 下址字段产生:后继微地址由当前微指令的下址字段指定,用于微程序转移的场合。

条件/无条件转移、微子程序调用

3. 宏操作映射:由机器指令操作码产生该指令对应的微程序入口地址,主要用于指令译码。

实现方法:MAPROM或者逻辑电路

4. 微子程序返回地址:由微子程序寄存器和堆栈产生微子程序的返回地址,用于微子程序的返回

如何确定下一条微指令的地址来源?

增加判别测试字段,用于指明后继微地址的来源。

微指令的格式:\bar{J1}=0 :后继微地址由指令译码器产生(该条指令的微程序入口地址)\bar{J1}=1 :后继微地址由当前微指令的下址字段产生微程序控制的计算机工作过程微程序控制的计算机工作过程简单微程序控制器的组成框图简单微程序控制器的组成框图研究与应用微程序设计技术的目的:缩短微指令字长减少控制存储器的容量。加快微程序的执行速度。便于微程序的修改与扩充。提高微程序设计的灵活性。微指令的编码方法

(1)直接控制法

控制字段的编码方法:每一位代表一个微命令

(控制信号),编写微指令方法:直接控制

如果要发出某个微命令:将控制字段中对应位,置有效,即打开其控制门如果不要发出某个微命令:将控制字段中对应位,置无效,即关闭其控制门

优点:无需译码,执行速度快:微程序较短。

缺点:微指令字长很长,占用控存容量大。

(2) 全译码方式

控制字段的编码方法:

将所有的控制信号进行编码,作为控制字段。在执行微指令时,译码产生各个微命令。每条微指令只能发送1~2个微命令

优点:微指令字长很短。

缺点:并行操作能力弱,微程序很长,执行速度慢,一般用于垂直微指令格式

(3)字段直接编译法

相斥性微命令:指在同一个微周期中不可能同时出现的微命令。相容性微命令:指在同一个微周期中可以同时出现的微命令。

字段直接编译基本分段原则是:

相斥性微命令分在同一字段内,相容性微命令分在不同字段内。

可以提高信息位的利用率,缩短微指令的长度。有利于实现并行操作,加速指令的执行速度。

24个控制信号中,将总线数据送目的部件(Bus->Object)的7个控制信号组成1个字段(BTO)编码和译码

将部件数据送总线的4个控制信号组成1个字段(OTB)编码和译码 (Object->Bus)

11个控制信号:从直接控制的11位缩短到了字段直接译码的6位。

然后编写微程序

(4) 字段间接编码法

编码方法:

某字段的编码含意,除了其本身的编码外还需要由另一字段来加以解释。某一字段所产生的微命令,是和另一字段的代码联合定义出来的

优点:进一步缩短微指令字长的一种编译法 。

用字段间接编译法, 重新定义微指令格式。

9.

下列关于微处理器的描述中,哪个是正确的? A

A.微处理器可以用作微机的CPUB.微处理器就是一台微机C.微处理器就是主机D.微处理器是微机系统

10.

某计算机主存空间为4GB,字长为32位,按字节编址,采用32位定长指令字格式

若指令按字 边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是( B )

A. 32、30B. 30、32C. 30、30D. 32、32

4GB=4*2^{30} Byte =2^{32} Byte

一条指令为定长 32 位,IR 指令寄存器的位数就至少为 32 位

按照字节编制,PC 就是代表字节编址的地址,所以总主存总空间有多少个字节即可 :

一个指令32 位,有4个字节,所以需要处以4 得到有多少个这样的字节。

2^{32}/4=2^{30} 所以选 B

存储的基础芝士:一个二进制位(bit)是构成存储器的最小单位字节(8bits)是数据存储的基本单位单元地址是内存单元的唯一标志存储器具有两种基本的访问操作:读和写

存储字:

存储芯片中的一个读写单位,一般等于芯片的数据线宽度。

编址单位:

一个存储单元的位数。一般按字节编址,即编址单位为8位。也有少数专用计算机按字编址

传输单位:

对主存而言,指一次从主存读出或写入的数的位数它可以不等于存储字的长度,也可不等于编址单位对外存而言,数据通常按块传输,传输单位为块

比如: 编址单位为字节,字长为32位存储字位数为16位, 但传输单位可以是8/16/24/32位

存储容量:

指存储器可容纳的二进制信息量,描述存储容量的单位是字节或位量化单位:

1K=2^{10} 千kilo1M=2^{20} 兆mega1G=2^{30} 千兆giga1T=2^{40} 太兆tera1P=2^{50} Peta1E=2^{60} Exa

存储器芯片的存储量=存储元个数×每存诸单元的位数

11.

主机中能对指令进行译码的部件是________A

A.控制器

B. ALU

C.运算器

D.存储器

控制器控制器和存储器的关系12.

某指令功能为R[r2]←R[r1]+M[R[r0]],其两个源操作数分别采用寄存器、寄存器间接寻址方式

对于下列给定部件,该指令在取数及执行过程中需要用到的是( A )

I.通用寄存器组( GPRs)

II.算术逻辑单元( ALU )

III.存储器( Memory )

IV.指令译码器( ID)

A.仅I、II、IIIB.仅I、III、IVC.仅II、III、IVD.仅I、IICPU的基本功能

1 指令控制:

确保计算机指令按程序的顺序执行

2 操作控制:

一条指令的功能通常有若干个操作信号(微操作)组合起来实现

CPU控制这些微操作的产生、组合、传送和管理。

3 时间控制:

使各种微操作和指令的执行严格按照时间序列进行。

4 数据加工:

由运算器对数据进行算术运算和逻辑运算。

CPU 中的控制器的功能 :产生时序信号控制从主存取出一条指令完成指令操作码译码产生操作控制信号13.

相对于微程序控制器,硬布线控制器的特点是(D)

A.指令执行速度慢,指令功能的修改和扩展难B.指令执行速度快,指令功能的修改和扩展容易C.指令执行速度慢,指令功能的修改和扩展容易D.指令执行速度快,指令功能的修改和扩展难微程序控制器和硬布线控制器的比较14.

下列选项中,能缩短程序执行时间的措施是(D)

I.提高CPU时钟频率

II.优化数据通路结构

III.对程序进行编译优化

A.仅I和IIIB.仅II和IIIC.仅I和IID.I、II和III

15.

控制存储器可以用ROM实现? A

A.对

B.错

控制存储器:简称控存,用于存放所有指令的微程序,其中一个存储单元存放一条微指令。一般为ROM。

16.

若采用微程序控制方式,则可用 μPC 取代PC? B

A.对

B.错

μPC : 是微程序计数器,对应微指令 PC : 是程序计数器,对应指令17.

指令周期也称为CPU周期? B

A.对

B.错

机器周期,又称为CPU周期,用于完成1次内存的读或写操作,或者1次ALU的运算,或者1次总线传送

18.

微程序控制方式和硬布线方式相比较,前者可以使指令的执行速度更快? B

A.对

B.错

微程序控制方式慢硬布线方式快

19.

某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下址字段的位数至少是(B)

A. 9B. 8C. 6D. 5

2+4×32=130 条微指令

所以需要至少 8 个 bit 位的二进制表示,所以选 B

微程序入口地址的产生微程序入口地址的产生:

由指令译码器实现

微程序控制器中的指令译码器的功能:

就是根据指令操作码来产生该指令的微程序入口地址。

实现方法:

映射存储器 (MAPROM):

机器指令的操作码当做MAPROM的地址,读出的MAPROM的数据就是该指令对应的微程序入口地址。

(时序逻辑电路)

①采用MAPROM方法:

ADD的操作码=0101,入口地址=110,则在MAPROM的5号单元地址中写入6即可;

JMP的操作码=1000,入口地址=010,则在MAPROM的8号单元地址中写入2即可;

可以扩展指令条数到16条

逻辑电路:

逻辑电路的输入是机器指令的操作码,输出就是其微程序入口地址

(组合逻辑电路)

②采用逻辑电路方法:

包含2条指令:

输入:指令操作码 OP=I_7I_6I_5I_4 输出:该指令的微程序入口地址= I_410

扩充到16条指令 :

输入:指令操作码OP= I_7I_6I_5I_4 输出:该指令的微程序入口地址= I_7I_6I_5I_400 下址字段的设计 (下一个地址 的编码字段)A.计数器方式

在微程序控制器中设置一个微程序计数器PC。

由PC来提供后继微地址,在顺序执行微指令时,PC自动+1。遇到转移微指令时,由微指令给出转移微地址,置入 \mu PC 。

微指令的格式有两种:

优点:微指令字较短,便于编写微程序,后继微地址产生机构比较简单缺点:微程序较长,执行速度相对较慢

B.判定方式 (下址字段法)

微指令格式中设置一个字段用来指明下一条要执行的微指令地址,所以也称为下址字段法

每一条微指令至少都是一条无条件转移微指令,因此不必设置专门的转移微指令。当微程序不产生分支时,后继微指令地址直接由微指令的下址字段给出。当微程序出现分支时,按判别测试字段和状态条件通过逻电路来形成后继微地址

优点:

可以实现快速多路分支,以提高微程序的执行速度。微程序在控制存诸器中的物理分配方便,微程序设计灵活。

缺点:

微指令字加长,形成后继微地址的结构比较复杂。微指令格式的类型

(1)水平型微指令

基本特征是:一条微指令能控制数据通路中多个功能部件并行操作。

优点:

一条微指令可同时发许多个微命令,且微指令控制字段直接控制,微指令执行效率高。速度快,灵活,各部件执行操作的并行能力强;编制的微程序比较短。

缺点:

微指令字太长,明显地增加了控制存储器的横向容量。控制字段一般采用直接控制法和字段直接控制法。垂直型微指令

采用完全编码的方法,将一套微命令代码化构成微指令。因此,一条微指令只能控制1~2种微操作。

(2)垂直型微指令的格式

优点:比较直观,容易掌握和便于使用;微指令字短,减少了横向控制存储器的容量。

缺点:微指令要经过译码才能发出微命令,微指令的执行效率低,并行操作性比较差,增加了纵向微程序容量。



【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3