【发明内容】

[0012]针对上述技术问题，本申请一种基于DARC掩膜结构的栅极LELE双重图形成型方法，通过两次曝光工艺形成基于在先进图膜(Advanced Patterning Film,简称APF)层之上的介质抗反射层(Dielectric Ant1-reflective Coating,简称DARC)硬质掩膜结构，以使得最终采用APF作为多晶硅蚀刻工艺的掩膜；另外，在双重图形成型工艺的第二次刻蚀工艺中，通过利用DARC硬质掩膜代替了传统的氧化硅硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，使得较为成熟的40nm技术节点中采用APF作为掩膜的工艺流程得到延续，在节省成本的同时，还提高了 22纳米及以下技术节点工艺的成熟度和稳定度。 [0013]本发明记载了一种基于DARC掩膜结构的栅极LELE双重图形成型方法(AMethodof double patterning technology based on single DARC mask layer for poly gate),其中，包括以下步骤: [0014]于一半导体衬底的上表面依次沉积栅氧层、多晶硅层、氮化硅层、先进图膜层和介质抗反射层； [0015]刻蚀所述介质抗反射层，形成硬质掩膜结构后，所述先进图膜层的上表面均被剩余的介质抗反射层覆盖； [0016]以所述硬质掩膜结构为掩膜，刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述氮化硅层的表面，形成先进图膜掩膜； [0017]以所述先进图膜掩膜为掩膜依次刻蚀所述氮化硅层、所述多晶硅层和所述栅氧层至所述半导体衬底的上表面，形成栅极结构。 [0018]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述多晶硅层的厚度为500-700A。 [0019]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述氮化硅层的厚度为 300-400A,, [0020]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，进行上述刻蚀部分所述介质抗反射层工艺时，刻蚀停止在该介质抗反射层的内部，且刻蚀停止位置与所述先进图膜层上表面之间的距离为180-200 A。 [0021]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，介质抗反射层的厚度为 3 00-400A,, [0022]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述先进图膜层的厚度为800-1200A。 [0023]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，上述刻蚀所述介质抗反射层形成硬质掩膜结构的工艺中包括:依次进行的第一栅极光刻工艺、第一栅极刻蚀工艺、第二栅极光刻工艺和第二栅极刻蚀工艺； [0024]于所述介质抗反射层的表 面制备第一底部抗反射层后，采用所述第一栅极光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，采用所述第一栅极刻蚀工艺刻蚀所述第一底部抗反射层，并停止在所述介质抗反射层的内部，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的介质抗反射层中形成第一硬质掩膜结构； [0025]制备第二底部抗反射层覆盖所述剩余的所述介质抗反射层，采用所述第二栅极光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二栅极刻蚀工艺部分去除所述剩余的介质抗反射层，去除所述第二光阻和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层中形成第二硬质掩膜结构。 [0026]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述硬质掩膜结构包括所述第一硬质掩膜结构和所述第二硬质掩膜结构。 [0027]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述第一底部抗反射层和所述第二底部抗反射层的厚度均为250-350 A? [0028]上述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其中，所述第一光阻和所述第二光阻的厚度均为800-1000 A。 [0029]综上所述，由于采用了上述技术方案，本发明一种基于DARC掩膜结构的栅极LELE双重图形成型方法，通过两次曝光工艺形成基于在先进图膜(Advanced Patterning Film,简称APF)层之上的介质抗反射层(Dielectric Ant1-reflective Coating,简称DARC)硬质掩膜结构，以使得最终采用APF作为多晶硅蚀刻工艺的掩膜；另外，在双重图形成型工艺的第二次刻蚀工艺中，通过利用DARC硬质掩膜代替了传统的氧化硅硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，使得较为成熟的40nm技术节点中采用APF作为掩膜的工艺流程得到延续，在节省成本的同时，还提高了 22纳米及其以下技术节点工艺的成熟度和稳定度。 【专利附图】

【附图说明】 [0030]图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图； [0031]图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图； [0032]图1c是传统的双重图形化工艺中进行栅极LELE双重图形成型工艺形成的结构示意图； [0033]图2-8是本发明基于DARC掩膜结构的栅极LELE双重图形成型方法中一实施例的流程结构示意图。 【具体实施方式】 [0034]下面结合附图对本发明的【具体实施方式】作进一步的说明: [0035]图2-8是本发明基于DARC掩膜结构的栅极LELE双重图形成型方法中一实施例的流程结构示意图；如图2-8所示，一种基于DARC掩膜结构的栅极LELE双重图形成型方法，优选的应用于在193nm浸没式光学光刻平台上进行的28/20纳米及其以下技术节点的栅极线尾切割工艺，上述的方法包括: [0036]首先，如图2所示，在一硅衬底(Silicon)I上依次沉积栅氧层2、多晶硅层(poly) 3、氮化娃层(SiN)4、先进图膜层(APF)5和介质抗反射层(Dielectric Anti_RefIectivityCoating,简称DARC) 6,以形成如图2所示的结构；其中，栅氧层2、多晶娃层(poly) 3和氮化硅层(SiN) 4共同构成一栅极层，以用于后续栅极结构的制备，而介质抗反射层6则用于在第二次刻蚀工艺(开掩膜刻蚀)中保护先进图膜层5，且作为第一次光刻工艺和第二次光刻工艺中的抗反射层，以降低光刻的反射率。 [0037]优选的，多晶硅层3的厚度为500-700A (如500 A、550 A、600 A、650 A或700人等)，氮化硅层4的厚度为300-400人(如300人、310A、350 A、360 A或400 A等)，先进图膜层5的厚度为800-1200A (如800 A、900A、1000 A、1100 A或1200 A等)，介质 抗反射层 6 的厚度为 300-400A (如 3()() A、310,4、350 A、360 A 或400 A ,)。 [0038]进一步的,介质抗反射层6的厚度为500 A,先进图膜层5的厚度为ΙΟΟΟΑ，氮化娃层4的厚度为350 A,多晶硅层3的厚度为600 A。 [0039]其次，于介质抗反射层6的上表面涂覆抗反射材料，固化后形成覆盖在介质抗反射层6上表面的第一底部抗反射层(Bottom Anti_Reflectivity Coating,简称BARC)7,并继续后续的刻蚀工艺。 [0040]具体的，上述的刻蚀工艺包括依次进行的第一栅极光刻工艺、第一栅极刻蚀工艺、第二栅极光刻工艺和第二栅极刻蚀工艺；即在上述的第一底部抗反射层7的表面旋涂光刻胶(PR)，曝光、显影工艺后，去除多余的光刻胶，形成具有第一硬质掩膜结构图案的第一光阻8，即形成如图3所示的结构；继续以该第一光阻8为掩膜进行第一栅极刻蚀工艺，即刻蚀第一底部抗反射层7，并停止在介质抗反射层6的内部，且刻蚀停止位置与先进图膜层5上表面之间的距离h为180-200,4 (如180 A、184A、191 A、194A或200 A等)，去除上 述的第一光阻8和剩余的第一底部抗反射层后，于剩余的介质抗反射层61中形成第一硬质掩膜结构9，以用于后续的线尾栅极刻蚀工艺中作为打开先进图膜层5的掩膜，即如图4所示的结构。 [0041]参见图5所示，再次涂覆抗反射材料，固化后形成充满(前面刻蚀工艺中形成的沟槽结构)并覆盖上述剩余的硬质掩膜层的第二底部抗反射层71，在上述的第二底部抗反射层71的表面旋涂光刻胶，进行第二栅极光刻工艺，即曝光、显影工艺后，去除多余的光刻胶，形成具有第二硬质掩膜结构图案的第二光阻81，即形成如图5所示的结构。 [0042]继续以第二光阻81为掩膜进行第二次刻蚀工艺，即刻蚀第二底部抗反射层71，停止在剩余的介质抗反射层61的内部，且该刻蚀停止位置与先进图膜层5上表面之间的距离也为180-200A (如180 A、185A、190 A、195 A或200 A等)，且与上述第一栅极刻蚀工艺中停止位置在同一水平线上，去除上述的第二光阻81和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层62中形成第二硬质掩膜结构10，该第二硬质掩膜结构10也是用于后续的线尾切割刻蚀工艺中作为打开先进图膜层5的掩膜，即如图6所示的结构。 [0043]进一步的，由于形成的硬质掩膜结构(包括第一硬质掩膜结构9和第二硬质掩膜结构10)是单层的DARC硬质掩模结构，普通的OES (optical emission spectroscopy)抓蚀刻终点(endpoint)的方式难以实现；所以，在上述对DARC层进行刻蚀时，要利用基于干涉原理的预报式终点检测技术来抓蚀刻终点，如可通过在LAM公司的2300Kiyo EX机台上利用基于干涉原理的 IEP (interferometric endpoint)或 LSR (Lam SpectralReflectometer)预报式终点检测技术来抓蚀刻终点，以使蚀刻工艺能够准确的停止在介质抗反射层中距离先进图膜层5上表面的h处，以有效的避免位于下方的先进图膜层5在上述的刻蚀工艺中受到损伤。 [0044]另外，传统的OES侦测蚀刻终点要用到两种不同介质材料的界面，即利用特定波长的信号强度跳跃来判定终点，而IEP和LSR则利用同一介质当层和底层反射光的干涉效应来判定终点，所以本申请只用单层DARC形成硬质掩模结构可应用IEP或LSR来进行蚀刻终点的抓取。 [0045]之后，以硬质掩膜结构(由第一硬质掩膜结构9和第二硬质掩膜结构10共同构成)为掩膜，依次刻蚀再次刻蚀后剩余的介质抗反射层62和先进图膜层5至氮化硅层4的表面，并去除残余的介质抗反射层，形成如图7所示的位于氮化硅层4上表面的先进图膜掩膜51。 [0046]最后，以上述的先进图膜掩膜51为掩膜，依次刻蚀氮化硅层4、多晶硅层(poly) 3和栅氧层2至硅衬底I的表面，并去除上述的先进图膜掩膜51，形成由剩余的氮化硅层41、剩余的多晶硅层(poly) 31和剩余的栅氧层21共同构成的栅极结构13。 [0047]其中，上述的第一底部抗反射层7和第二底部抗反射层71的厚度均在250-350A(如250 A、Tmk' 295 A、330 A 或350 A 等)。 [0048]进一步的，上述的第一光刻工艺和第二光刻工艺中，采用波长为193纳米的ArF光刻胶进行光阻的制备，且其厚度控制在800-1000A (如800 A、850A、900 A、950人或1000 A 等)。 [0049]进一步的，本实施例一种基于DARC掩膜结构的栅极LELE双重图形成型方法，于Logic、Memory、RF、HV、CIS、Flash或eFlash等技术平台上,可应用于22nm及其以下的技术节点的工艺中。 [0050]其中，双重图形化工艺(Double patterning poly process)用于22nm及其以下技术节点的工艺中，即通过采用两次曝光工艺来解决光刻分辨率不足的问题；line-end-CUt工艺则是用于28nm及其以下技术节点的工艺中，即用来切割已经形成的poly line ;而在本申请中，考虑到line-end-cut工艺中两次刻蚀有重叠的部分，所以制备的DARC或0N0结构的厚度要大于传统结构的厚度。 [0051]综上，由于米用了上述技术方案，本发明提出一种基于DARC掩膜结构的栅极LELE双重图形成型方法，通过两次曝光工艺形成基于在先进图膜(Advanced Patterning Film,简称APF)层之上的介质抗反射层(Dielectric Ant1-reflective Coating,简称DARC)硬质掩膜结构，以使得最终采用APF作为多晶硅蚀刻工艺的掩膜；另外，在双重图形成型工艺的第二次刻蚀工艺中，通过利用DARC硬质掩膜代替了传统的氧化硅硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，使得较为成熟的40nm技术节点中采用APF作为掩膜的工艺流程得到延续，在节省成本的同时，还提高了 22纳米及以下技术节点工艺的成熟度和稳定度。 [0052]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。 [0053]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。 【权利要求】 1.一种基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，包括以下步骤:于一半导体衬底的上表面依次沉积栅氧层、多晶硅层、氮化硅层、先进图膜层和介质抗反射层；刻蚀所述介质抗反射层，形成硬质掩膜结构后，所述先进图膜层的上表面均被剩余的介质抗反射层覆盖；以所述硬质掩膜结构为掩膜，刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述氮化硅层的表面，形成先进图膜掩膜；以所述先进图膜掩膜为掩膜依次刻蚀所述氮化硅层、所述多晶硅层和所述栅氧层至所述半导体衬底的上表面，形成栅极结构。 2.根据权利要求1所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述多晶硅层的厚度为500-700A。 3.根据权利要求1所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述氮化硅层的厚度为300-400A。 4.根据权利要求1所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，进行上述刻蚀部分所述介质抗反射层工艺时，刻蚀停止在该介质抗反射层的内部，且刻蚀停止位置与所述先进图膜层上表面之间的距离为180-200 A,, 5.根据权利要求1所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，介质抗反射层的厚度为300-400A。` 6.根据权利要求1所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述先进图膜层的厚度为800-1200A? 7.根据权利要求1-6中任意一项所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，上述刻蚀所述介质抗反射层形成硬质掩膜结构的工艺中包括:依次进行的第一栅极光刻工艺、第一栅极刻蚀工艺、第二栅极光刻工艺和第二栅极刻蚀工艺；于所述介质抗反射层的表面制备第一底部抗反射层后，采用所述第一栅极光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，采用所述第一栅极刻蚀工艺刻蚀所述第一底部抗反射层，并停止在所述介质抗反射层的内部，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的介质抗反射层中形成第一硬质掩膜结构；制备第二底部抗反射层覆盖所述剩余的所述介质抗反射层，采用所述第二栅极光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二栅极刻蚀工艺部分去除所述剩余的介质抗反射层，去除所述第二光阻和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层中形成第二硬质掩膜结构。 8.根据权利要求7所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述硬质掩膜结构包括所述第一硬质掩膜结构和所述第二硬质掩膜结构。 9.根据权利要求7所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述第一底部抗反射层和所述第二底部抗反射层的厚度均为250-350 A, 10.根据权利要求7所述的基于DARC掩膜结构的栅极LELE双重图形成型方法，其特征在于，所述第一光阻和所述·第二光阻的厚度均为800-1000 Λ 【文档编号】H01L21/28GK103441066SQ201310360385 【公开日】2013年12月11日 申请日期:2013年8月16日 优先权日:2013年8月16日 【发明者】黄君, 毛智彪, 崇二敏, 黄海, 张瑜 申请人:上海华力微电子有限公司