Verilog中InOut引脚、三态门实现、仿真 |
您所在的位置:网站首页 › 三态门逻辑功能数据分析 › Verilog中InOut引脚、三态门实现、仿真 |
三态门
网上比较常见的InOut控制代码: module test( input flag, input [3:0]in_a, output [3:0]out_b, inout [3:0]data ); assign data |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |