1、计算机组成原理6.4 数据通路实例第六章 中央处理器6.4 数据通路实例第六章1单总线结构CPUIDID操作控制器时序部件PCPCinPCoutIRinIRIRout+1ALUALUXZABADDXinZoutSUBR0inR2R1R0R0outR1inR1outR2inR2outMEMARDRWWriteR ReadARinDRinDRoutDREoutDREin总线：数据流：控制流控制信号作用说明IRout、PCout、R1out控制三态门将寄存器值输出到总线操作控制信号PCinPCoutIRin+1ADDXinZoutSUBR0inR0outR1inR1outR2inR2outWWrit

2、eR ReadARinDRinDRoutDREoutDREinIRout 主要部件都连接在总线上 各部件间通过总线进行传输控制信号作用说明IRout、PCout、R1out控制三态门将寄存器值输出到总线IRin、PCin、R1in控制寄存器使能端将总线数据锁存（时钟驱动）控制信号作用说明IRout、PCout、R1out控制三态门将寄存器值输出到总线IRin、PCin、R1in控制寄存器使能端将总线数据锁存（时钟驱动）+1、ADD、SUB运算控制信号控制信号作用说明IRout、PCout、R1out控制三态门将寄存器值输出到总线IRin、PCin、R1in控制寄存器使能端将总线数据锁存（时钟驱

3、动）+1、ADD、SUB运算控制信号Write、Read内存读写控制信号（时钟驱动）XR0XinR0out6.4 数据通路实例第六章2多总线架构数据通路操作控制器（OCOC）时序产生器(TG)(TG)操作控制信号IDIDRDWR主存IRABUSLDIRIRIRCLKLDARARARCLKCLKBUSDRLDDRDRBUSDRDRPCBUSLDPCPCPCCLKALUBUSLALAALU_OPLDLAALUCLKbus1bus2bus2bus2bus1BUS寄存器堆ReadReg#W#DinWriteReg#WEWriteEnableDoutCLKbus1bus1BUSBUSbus16.4 数据

4、通路实例第六章3专用通路单周期MIPSMemtoRegMemWriteBranchAluOPALUSrcRegDstRegWritePCSrcCLKPCRDA指令存储器指令字4PC+45:020:1625:2115:11Sign ExtendSignImmR1#R2#W#WDWE寄存器堆R1R2010101012+PCBranchSrcBSrcAEqualALUALUResultWriteDataWERDA数据存储器WDReadDataWriteBackData+BranchAddress31:26CLKCLKPC+4rsrtrdMemtoRegMemWriteBranchAluOPALUSr

5、cRegDstRegWritePCSrcCLKPC指令字4PC+45:020:1625:2115:1115:0Sign ExtendSignImm012+PCBranchSrcAEqualALUALUResultWriteDataWERDA数据存储器WDReadDataWriteBackData+BranchAddress31:26CLKPC+4rsrtrd01RDA指令存储器01R1#R2#W#WDWE寄存器堆R1R2CLK+01+控制器FuncOp控制器FuncOpOPRSRtshamtRd6bitsfunct5bits5bits5bits5bits6bitsR 型指令6.4 数据通路实例第六章4小结 多总线结构 性能更优，并发度更高 电路更复杂，成本更高6.4 数据通路实例第六章谢谢!