1.1 Getting Started（Step one）

1.2 Output Zero（Zero）

2.1.1 Simple wire（wire）

2.1.2 Four wires（wire4）

2.1.3 Inverter（Notgate）

2.1.4 AND gate（Andgate）

2.1.5 NOR gate （Norgate）

2.1.6 XNOR gate（Xnorgate）

2.1.7 Declaring wires（Wire decl）

2.1.8 7458 chip（7458）

2.2.1 Vectors（Vector0）

2.2.2 Vectors in more detail（Vector1）

2.2.3 Vector part select（Vector2）

2.2.4 Bitwise operators（Vectorgates）

2.2.5 Four-input gates（Gates4）

2.2.6 Vector concatenation operator（Vector3）

2.2.7 Vector reversal 1（Vectorr）

2.2.8 Replication operation（Vector4）

2.2.9 More replication（Vector5）

2.3.1 Modules（Module）

2.3.2 Connecting ports by position（Module pos）

2.3.3 Connecting ports by name（Module name）

2.3.4 Three modules（Module shift）

2.3.5 Modules and vectors（Module shift8）

2.3.6 Adder 1（Module add）

2.3.7 Adder 2（Module fadd）

2.3.8 Carry-select adder（Module cseladd）

2.3.9 Adder-subtractor（Module addsub）

2.4.1 Always blocks （combination）（Alwaysblock1）

2.4.2 Always blocks（clocked）（Alwaysblock2）

2.4.3 If statement（Always if）

2.4.4 If statement latches（Always if2）

2.4.5 Case statement（Always case）

2.4.6 Priority encoder（Always case2）

2.4.7 Priority encoder with casez（Always casez）

2.4.8 Avoiding latches（Always nolatches）

2.5.