【发明内容】

[0004]本发明提供一种轨对轨输入缓冲器，可降低输入缓冲器的整体电力消耗。[0005]本发明的轨对轨输入缓冲器，包括一比较电路、一电平转换电路。比较电路接收一输入电压，以提供一比较电压。电平转换电路耦接比较电路以接收比较电压，且接收一系统高电压及一接地电压。当比较电压为一高电压电平时，电平转换电路转换比较电压至系统高电压以作为一输出电压。当比较电压为一低电压电平时，电平转换电路转换比较电压至接地电压以作为输出电压。[0006]在本发明的一实施例中，比较电路还提供比较电压的一反相比较电压至电平转换电路，电平转换电路依据比较电压及反相比较电压输出系统高电压或接地电压作为输出电压。[0007]在本发明的一实施例中，比较电路包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管及一第五晶体管。第一晶体管的一第一端接收系统高电压，第一晶体管的一控制端接收比较电压，第一晶体管的一第二端接收反相比较电压。第二晶体管的一第一端接收系统高电压，第二晶体管的一控制端接收反相比较电压，第二晶体管的一第二端接收比较电压。第三晶体管的一第一端耦接第一晶体管的第二端且提供反相比较电压，第三晶体管的一控制端接收输入电压。第四晶体管的一第一端耦接第二晶体管的第二端且提供比较电压，第四晶体管的一控制端接收一参考电压，第四晶体管的一第二端耦接第三晶体管的一第二端。第五晶体管的一第一端耦接第三晶体管的第二端，第五晶体管的一控制端接收一偏压，第五晶体管的一第二端接收接地电压。[0008]在本发明的一实施例中，比较电路还包括一第六晶体管及一第七晶体管。第六晶体管的一第一端接收系统高电压，第六晶体管的一控制端及一第二端接收反相比较电压。第七晶体管的一第一端接收系统高电压，第七晶体管的一控制端及一第二端接收比较电压。[0009]在本发明的一实施例中，第一晶体管、第二晶体管、第六晶体管及第七晶体管分别为一 P型晶体管，第三晶体管至第五晶体管分别为一 N型晶体管。[0010]在本发明的一实施例中，电平转换电路包括一第八晶体管、一第九晶体管、一第十晶体管、一第十一晶体管、一第十二晶体管及一第十三晶体管。第八晶体管的一第一端接收系统高电压，第八晶体管的一控制端接收反相比较电压，第八晶体管的一第二端提供输出电压。第九晶体管的一第一端接收系统高电压，第九晶体管的一控制端接收比较电压。第十晶体管的一第一端耦接第八晶体管的第二端，第十晶体管的一控制端接收反相比较电压。第十一晶体管的一第一端耦接第九晶体管的一第二端，第十一晶体管的一控制端接收比较电压。第十二晶体管的一第一端耦接第十晶体管的一第二端，第十二晶体管的一控制端耦接第九晶体管的第二端，第十二晶体管的一第二端接收接地电压。第十三晶体管的一第一端耦接第十一晶体管的一第二端，第十三晶体管的一控制端耦接第八晶体管的第二端，第十三晶体管的一第二端接收接地电压。[0011 ] 在本发明的一实施例中，第八晶体管及第九晶体管分别为一 P型晶体管，第十晶体管至第十三晶体管分别为一 N型晶体管。[0012]基于上述，本发明实施例的轨对轨输入缓冲器，其通过比较电路判定输入电压的电压电平，再通过电平转换电路达到轨对轨的输出效果。由于电平转换电路不需要偏压电流，因此可降低轨对轨输入缓冲器的整体电力消耗。[0013]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。【附图说明】[0014]图1为依据本发明一实施例的轨对轨输入缓冲器的系统示意图。[0015]图2为依据本发明一实施施例的轨对轨输入缓冲器的驱动波形示意图。[0016]图3为依据本发明一实施例的轨对轨输入缓冲器的电路示意图。[0017]图4为依据本发明另一实施例的轨对轨输入缓冲器的电路示意图。[0018]【符号说明】[0019]100、300、400:轨对轨输入缓冲器[0020]110、110a、110b:比较电路[0021]120、120a:电平转换电路[0022]GND:接地电压[0023]Ml ?M6、Tl ?T7:晶体管[0024]VBS:偏压[0025]VCP:比较电压[0026]VCPB:反相比较电压[0027]VDD:系统高电压[0028]VH、vh:高电压电平[0029]VIN:输入电压[0030]VL、vl:低电压电平[0031]VOUTdtmiS[0032]VREF:参考电压【具体实施方式】[0033]图1为依据本发明一实施例的轨对轨输入缓冲器的系统示意图。请参照图1，在本实施例中，轨对轨输入缓冲器100包括比较电路110及电平转换电路120。比较电路110接收输入电压VIN及参考电压VREF，用以比较输入电压VIN及参考电压VREF，且对应比较结果提供比较电压VCP及反相比较电压VCPB。其中，参考电压VREF用以界定输入电压VIN是高电压电平或低电压电平，亦即输入电压VIN大于参考电压VREF即是高电压电平，输入电压VIN小于参考电压VREF即是低电压电平。而输入电压VIN等于参考电压VREF不具意义，因此不作讨论。接着，比较电压VCP会对应输入电压VIN的电压状态而设定，亦即当输入电压VIN为高电压电平，比较电压VCP对应地设定为高电压电平，当输入电压VIN为低电压电平，比较电压VCP对应地设定为低电压电平。[0034]电平转换电路120耦接比较电路110以接收比较电压VCP及反相比较电压VCPB，且接收系统高电压VDD及接地电压GND。并且，电平转换电路120会依据比较电压VCP及反相比较电压VCPB输出系统高电压VDD或接地电压GND作为输出电压VOUT0换言之，当比较电压VCP为高电压电平时，反相比较电压VCPB为低电压电平，并且电平转换电路120会受控于比较电压VCP及反相比较电压VCPB转换比较电压VCP至系统高电压VDD以作为输出电压VOUT。当比较电压VCP为低电压电平时，反相比较电压VCPB为高电压电平，并且电平转换电路120会受控于比较电压VCP及反相比较电压VCPB转换比较电压VCP至接地电压GND以作为输出电压VOUT。[0035]依据上述，本实施例的轨对轨输入缓冲器100通过比较电路110判定输入电压VIN的电压电平，并且通过电平转换电路120达到轨对轨的输出效果。由于电平转换电路120不需要偏压电流，因此可降低轨对轨输入缓冲器100的整体电力消耗。[0036]图2为依据本发明一实施施例的轨对轨输入缓冲器的驱动波形示意图。请参照图1及图2，在本实施例中，当输入电压VIN为高电压电平VH时，比较电压VCP会对应地为高电压电平vh，反相比较电压VCPB会对应地为低电压电平vl，其中低电压电平vl通常受制于比较电路110内的偏压源而高于接地电压GND。当输入电压VIN为低电压电平VL时，比较电压VCP对应地为低电压电平vl，反相比较电压VCPB会对应地为高电压电平vh。在此，输入电压VIN、比较电压VCP、反相比较电压VCPB及输出电压VOUT的波形延迟为反应电路的运作延迟，本发明实施例不以此为限。[0037]接着，当比较电压VCP为高电压电平vh时，亦即反相比较电压VCPB为低电压电平vl，此时比较电压VCP高于反相比较电压VCPB，而电平转换电路120会受控于比较电压VCP及反相比较电压VCPB输出系统高电压VDD作为输出电压V0UT，亦即转换比较电压VCP至系统高电压VDD以作为输出电压V0UT。当比较电压VCP为低电压电平vl时，亦即反相比较电压VCPB为高电压电平vh，此时比较电压VCP低于反相比较电压VCPB，而电平转换电路120会受控于比较电压VCP及反相比较电压VCPB输出接地电压GND作为输出电压VOUT，亦即转换比较电压VCP至接地电压GND以作为输出电压V0UT。[0038]图3为依据本发明一实施例的轨对轨输入缓冲器的电路示意图。请参照图1及图3，其中相同或相似元件使用相同或相似标号。在本实施例中，轨对轨输入缓冲器300包括比较电路IlOa及电平转换电路120a。比较电路IlOa包括晶体管Tl?T5 (对应第一晶体管至第五晶体管)，其中晶体管Tl及T2例如为P型晶体管，晶体管T3?T5例如为N型晶体管。[0039]晶体管Tl的源极(对应第一端)接收系统高电压VDD，晶体管Tl的栅极(对应控制端)接收比较电压VCP，晶体管Tl的漏极(对应第二端)接收反相比较电压VCPB。晶体管T2的