STM32MP157系列教程连载 |
您所在的位置:网站首页 › rt8059gj5 › STM32MP157系列教程连载 |
STM32MP157系列教程连载-硬件设计篇2:STM32MP1微处理器之电源篇
一、官网资料下载 官网是获取设计资料与技术支持的最好途径。ST官网为用户提供了STM32MP1系列处理器的详细设计资料(数据手册、参考手册、设计参考文档)与参考电路板(DK板与EV板),用于产品设计参考: 官网首页 之后进行DK与EV参考板相关设计资料下载,回到当前页面的顶部,点击工具与软件栏,下拉页面找到评估工具。 二、处理器电源设计 本章主要讲解分立元件电源设计方案,采用FS-MP1A开发板作为设计讲解平台,用到的文档资源主要有3个(可在上文ST官网或意法半导体stm32中国官网下载,此部分讲解以官方文档翻译与参考设计为主,如翻译或理解有误,请以官方文档为主): AN5031(Application note)-Getting started with STM32MP151, STM32MP153 and STM32MP157 line hardware development AN5256(Application note)- STM32MP151, STM32MP153 and STM32MP157 discrete power supply hardware integration FS-MP1A开发板原理图(意法半导体stm32中国官网)
1.端口(IOport)电压(VDD)范围为1.71 V~3.6 V。 2.内核(VDDCORE)电压范围为1.18 V~1.25 V。 3.USB(VDD3V3_USBHS/VDD3V3_USBFS)电压范围为3.07 ~3.6 V。 4.内部调整器被用于内部模块(注意:内部调整器不能用于外部组件) DSI regulator产生1.2V电源, 通过VDD1V2_DSI_REG引脚输出,用于内部DSI PLL和VDD1V2_DSI_PHY引脚,范围为1.15 V~1.26 V。1V8 regulator产生1.8V电源,通过VDDA1V8_REG引脚输出,可用于内部USB HS PHY和供给VDDA1V8_DSI引脚。1V1regulator产生1.1V电源,用于内部USB HS PHY,外部VDD1V1_REG引脚需要增加去耦电容。当BYPASS_REG1V8 = VDD时,必须由外部提供VDDA1V8_REG。在这种情况下,工作电压范围是1.65 V~1.95 V。5.实时时钟(RTC)和备份寄存器可以从VBAT电压供电,当主VDD电源关闭。内部电源会在VBAT和VDD之间自动切换(VSW域),也用于供应PI8,PC13, PC14, PC15管脚。 VBAT电压范围为1.20 V~3.6 V。当VDD电压大于VBAT电压时,通过VBAT引脚将为外部备份电压器件(超级电容器)提供一个小的充电电流。2.2 ADC和DAC转换器独立电源和参考电压 在电路板上给ADC、DAC与参考电压提供一个经过过滤与噪声屏蔽的独立电源,可以提高转换精度与动态范围。 模拟工作电压(VDDA)的范围为1.71 V~3.6 V (当VDDA大于或等于1.8 V时,DAC转换器才能够被使用)。 通过VDDA引脚为ADC/DAC/VREFBUF电压提供输入。通过VSSA引脚提供一个隔离的电源接地连接。通常情况下,VSSA引脚应该外部连接到相同的供应地VSS。外部VREF:通过VREF+引脚可以提供给ADC/DAC转换器一个单独的外部参考电源,要求参考电源范围为1.62 V~VDDA,DAC正常工作需要VREF+的电压高于1.8V。 内部VREF:通过VREFBUF(Reference manual中的Voltage reference buffer (VREFBUF)一章)可以使能内部参考电压。 VREF+引脚电压可设置为1.5 V、1.8 V、2.048 V和2.5 V。VREF+上的参考电压也可用于外部使用(例如模拟比较器的参考电压)。注意:VREFBUF要求VDDA等于或高于VREF+ + 0.3V。 警告:当可用时(取决于封装),VREF -引脚必须从外部连接到VSSA。 ADC模拟输入开关的升压:ADC输入通过模拟开关复用,当VDDA电源低于2.7 V时,模拟开关的性能降低。为了获得最大的ADC模拟性能,可以为模拟开关提供VDD(如果高于2.7 V)或来自于VDDA的嵌入式3.3 V升压器,通过SYSCFG_PMCR寄存器完成相关设置。 为了保留备份寄存器、BKPSRAM和RETRAM的内容,当VDD关闭时,VBAT引脚可以连接到由电池或其他电源提供的备用电源。 VBAT引脚也为RTC单元供电,允许RTC即使在主数字电源(VDD)关闭时也能工作。VBAT电源的开关由复位块内嵌的电源关闭复位(PDR)电路控制。 如果在应用程序中没有使用外部电池,则需要从外部连接VBAT到VDD。 2.4 电压调整器 如果BYPASS_REG1V8引脚连接VSS, 1.8V的LDO(用于USB和DSI)在上电复位后被使能。它不受LP-Stop/LPLV-Stop模式的影响,但在进入待机模式后被禁用。 1.1V的LDO(用于USB)在上电复位后被使能。它不受LP-Stop/LPLV-Stop止模式的影响,但在进入待机模式后被禁用。 1.2V的LDO(用于DSI)在系统复位后被禁用,在使用DSI之前必须通过软件使能。它不受LP-Stop/LPLV-Stop模式的影响,但在进入待机模式后被禁用。 注:除非特别说明,内部电压调整器不能用于外部组件供电。 2.5 电源供应方案 电路需要多种电源供应: 1.在待机模式下,IOs和内部设备的电源由VDD提供。有用的电压范围为1.71 V~3.6 V(例如:1.8 V, 2.5 V, 3.0 V或3.3 V)。 这些电源在外部必须连接去耦电容(详见表4)。VDD_DSI, VDD_PLL和VDD_ANA必须连接到VDD。2.VDDCORE是主要的数字电压,在待机模式下可以关断。运行模式下的电压范围为1.18V至1.25/1.38V(典型值1.2/1.34V)。 该电源在外部必须连接去耦电容(详见表4)。通过PWR_ON信号(例如STPMIC1、外部电源管理IC)或PWR_LP信号(分立电源设计组件),在特定的停止模式(LPLV_Stop)下可以进一步降低VDDCORE。3.VBAT引脚可连接外部电池(1.2V |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |