按集成度分为低、高密度可编程逻辑器件 按结构分为PLD（基本逻辑结构是与阵列和或阵列，CPLD基于乘积项技术）和FPGA（查找表技术）。 按编程工艺分为熔丝或反熔丝编程器件（PROM、PAL、PLA）、电擦写的浮栅型编程元件（GAL）、SRAM编程器件（FPGA）。

注意缓冲器、与或门、连线表示方法。

由输入缓冲电路、与阵列、或阵列、输出缓冲电路及反馈支路构成。 PLD的输入缓冲电路用于增强输入信号的驱动能力、产生输入信号的原变量和反变量。

与阵列固定实现全地址译码，或阵列可编程。 若有n根输入m根输出，则PROM可以存储 2n∗m 2 n ∗ m 位二进制信息。

与或阵列均可编程。

与阵列可编程，或阵列固定。 输出结构更加灵活，有异步IO输出结构、专用输出结构、寄存器（时序输出结构）。

可编程与阵列和固定的或阵列。 有一个输出逻辑宏单元（OLMC）可以确定不同的工作模式。 然而GAL只能设计同步时序电路。

CPLD指大于1000门的复杂PLD 由逻辑阵列块（LAB，与GAL类似）、可编程连线阵列（PIA）、IO控制模块（IOCB）组成。

存储器的电压、电流和存取速度都与CPU访问时序匹配。

片选信号产生的三种方法： - 线选法：缺点是地址空间没有被充分利用，适用于外扩接口较少的微处理器。 - 全地址译码：缺点是需要的地址译码电路较复杂。 - 部分地址译码：电路较简单，但存在地址重叠现象。

地址总线：P0口通过锁存器提供低8位，P2口提供高8位 数据总线：P0口分时复用，宽度8位。 控制总线：锁存信号ALE、片外程序存储器读信号PSEN，片外数据读写信号WR、RD。