Allegro PCB 开发板制作总结

一．        所需软件：Orcad captures CIS、allegro、DB  Doctor、pad designed、cam350、对于元器件比较繁多的可以借助autoCAD分层布局然后修改格式导入allegro。

二．  芯片制作的大体流程总结如下：

1.      Orcadcaptures CIS部分：

1.1   元件库的操作：根据芯片的原理图所需元件，独立建立一个原理图元件库.olb格式。（此过程需要找原元件库的元件例如电阻、电容、电源、GND等可以直接在CIS自带的库里查询到；主芯片和插件等需要自己动手绘制的需要绘制于.olb元件库中）该过程先不用考虑封装标注。

1.2   原理图的操作：将自己建立的.olb元件库加载到原理图路径中，系统自带的元件库也要加载进去，总之，需要什么元件库就加载进来；然后放置各个元件，连接线，标注好网络线（注意：网络名涉及到电器连接属性，绘制完原理图后定要好好看好网络名是否正确）该过程先不用考虑封装标注。

1.3   原理图CIS中封装PCB footprint的标注:

1.3.1各个主芯片的封装标注：

此过程最耗时间，需要将每个主芯片的数据手册查找出来和逆天PCB论坛等所有途径全部打开搜索。主芯片标注的时候需要自己建立一个封装文件夹，封装文件夹主要包括.psm .dra 文件，另外需要焊盘的还要找到.pad .fsm文件。本人的操作过程为：打开allegro、打开逆天PCB论坛、打开总封装库、打开CIS、芯片数据手册等；根据主芯片的数据手册来查找需要的封装名称及其引脚功能，知道主芯片哪些引脚在起作用，哪些引脚只是占位置而已。先在自己的总封装库中查是否存在该封装，如果存在直接先复制粘贴到自己所建立的封装库文件夹下，同时要用allegro打开看一下，见见高手封装之操作，重点看引脚的个数和标号，如果打不开人家的封装，人家高版本的话那白搭了，要是人家是低版本的话那可以先用DB Doctor 更新一下版本，然后再打开就OK。打开之后要看是否用到焊盘和flash，需要在allegro—tools—padstack—modify design padstack点击一下，右侧options中会显示，双击每一个打开，先file—save保存.pad文件，然后在layers中查看是否用到flash，如果用到需要找到.psm 文件。也就是说封装最主要的是.dra和.psm文件，有的会用到焊盘.pad文件，有的还需要flash 的.fsm文件。不管哪个文件只要是因为版本过低可以DB doctor更新版本就OK。

1.3.2标注除电阻、电容外的其它元件的封装：

此过程耗时一般，大部分的封装都会存在，也是按照主芯片的建立封装步骤一个一个来办。

1.3.3电阻、电容统一标注封装名称：

在CIS中按照value查找相同值的电阻或者电容，统一标注好封装，并将封装放入自己建立的封装库中。

1.4   CIS元器件的统一标号：选中dsn—tools--Annotate:

1.5   CIS网表的生成：选中dsn—create netlist ，此时会在CIS保存路径中自动新建一个allegro文件夹，正是进入PCB所需的文件夹，到此CIS模块暂时结束。只能说是暂时结束，因为当进入PCB布局布线模块后，会发现还是要来回修改原理图电器连接属性和网络名等。进入PCB布局布线后来回改个几十回正常现象。

2        allegro PCB模块操作：

2.5网表的导入:打开allegro，先将封装路径设置好，然后导入网表，也可能出现导入网表失败现象，需要在verlog查看出错原因，上百处出错正常，需要一个一个修改，直到导入成功为止。最后在place中manually中查看所有元件是否都导入进来。

2.6 PCB布局过程：此过程需要考虑后期布线的方便

2.6.1    PCB布局属性设置：例如单位是mm还是mil、网格设置、界面的尺寸要比开发版尺寸的2倍大一点设置等。

2.6.2    板框outline、package keepin、route keepin的创建:

先按照芯片板的规格尺寸大体设置outline，然后Z-copy 绘制出package keepin 、route keepin的尺寸，具体收缩尺寸需要调查加工厂的精度，例如深圳嘉立创的生产技术要求，收缩尺寸具体是多少都有详细标注。尺寸不合适后期可以修改。

2.6.3    快速导入所有元件，place—quickplace。一般选择上、下摆放，如果元器件超过上千万个可以摆放在上、下、右侧。

2.6.4  正式布局操作：

2.6.4.1 显示的设置：例如color中的pin 、etch、丝印层显示；再如飞线不显示等等，看着怎么顺眼怎么设置，方便布局。

2.6.4.2        布局大体原则：（需要打开CIS原理图）

A、标准座子（USB、DC、TF卡）放置两旁，只要插线连接都摆放在两旁边上。

B、电源供电端放置于下侧边缘，因为供电电源的共模干扰很大。

C、主芯片例如STM32F429IGT6X/STC89C52RC-DIP40要放置于中间，偏离电源一定距离。

D、其他芯片和剩余的插件按照电源输入IN根据原理图网络名顺藤摸瓜方式各模块进行布局。

E、各模块布局一定考虑后期布线顺利，走线短，打孔少，顺滑来放置每个模块的每个元件。

总之，布局模块相当于围棋的站峰，各个方面多考虑，才可以走线顺利，打孔数目少才可以降低加工成本。

2.7             allegro PCB布线操作：

2.3.1布线前的设置：例如走线最小线宽、走线间最小间距、差分对设置及开发板需要几层，打孔需要的孔的类型等都要设置（比如top、bottom、power、GND等分层）。

2.3.2布线前先放置4个螺丝栓、4个mask点，都放置在top层即可。

2.3.3布线大体原则：

A、先走最密集主芯片的信号线，再走其它芯片的信号线，一般使用最小线宽0.15mm，也可能用到0.2mm、0.25mm。

B、再走各种电源线vcc/vss，走电源线可以分配不同电源线网络的不同颜色，这样舒服一些，电源线根据电压大小用的线宽不同，3v/3.3v一般采用0.2mm到0.5mm；5v电源线一般采用0.4mm到1mm，12V左右一般采用0.8mm到2mm。电源线的线宽最主要的原则是能宽则宽，好比浇地的水管，越短越宽电路中电线的无用功率损耗的视在功率就会少。（电源引脚离着比较近的话，也可以铺静态铜连接，那样最OK了）

C、地线GND的布线：2层板的话尽量每隔2根信号线走一条电线，4层板以上不需要地线每隔2根信号线走线，只需要打孔，会在GND层铺动态铜就OK。电线一般用0.4mm。（1mm=39.37mil），如果只有一种电源可省略划分电源区域操作。

2.4铺铜操作：

A、铺电源动态铜：各种不同电源电压先划分出区域，然后铺动态电源层，值得注意的是每次铺铜时一定选择好右侧option的网络，不然，会出现DRC错误。从top到bottom依次铺电源动态铜。

B、铺地线GND动态铜：先按照不同的地线进行划分区域，然后铺地线动态铜，依次从top到bottom铺地线动态铜。

2.5整体打孔操作：

铺完铜后有部分小区域是隔离的，所以为了尽量产生少的孤岛，可以在top层打孔，直接打到bottom层。整体打孔的目的是尽量产生较少的孤岛，所以整体打孔无网络属性，与布线时的打孔不同。整体打孔数量不要太多太多，如果太多的话加工成本会增加，但不要不打，按照铺铜后的区域合理整体打孔就OK了。

2.6孤岛消除：铺完动态铜、打完整体孔后，检查后，可以消除孤岛，每层依次消除孤岛。

2.7  PCB设计后处理：

2.7.1  DRC 检查：display—status 如果显示全绿色，那很值得恭喜，但大多数一次不会全绿色的，出现的错误，需要依次改掉，直到显示全绿色为止；有的DRC错误可以忽视（常见的有封装到封装间距、封装到走线的间距等没有实际电器连接的DRC错误）可以忽视DRC错误，Display—waiver DRCs—waive，点击界面出现DRC错误的部分。

2.7.2调丝印层：

A．先在manufacture—Artwork 添加top,bottom 这两个默认存在，需要silk_top、silk­_bottom、sold_top、sold_bottom、past_bottom、past_top、drill等文件夹，然后除了drill文件外的每个文件夹采用match Display的方式进行拾取每个文件夹下的subclass。(因为drill文件夹需要在2.8.1步骤后再添加)

B、右侧visibility 显示silk_top。

C、将丝印层上的元器件的text 和valve都要显示，调整。

Text的字体设置：Prmed(小地球)设置（单位：mm）为0.6、0.8、1、0.15、 0.2 、m,然后Edit—change,右侧options选择m，框选整个区域，调节完字体大小和样式，不同加工厂家的字体还不一样，需要根据厂家技术要求来办事。

2.8出Gerber文件：

2.8.1设置输出文件属性：

   钻孔文件的设置：manufacture—NC –(依次设置drill customization、drill legend、NC Parameters、NC Drill、NC Route)

2.8.2数据检查：tools—Database Check (勾选三个方框)—check—viewlog。

2.8.3   Gerber文件的输出：

Artwork(照相机)—勾选所有的文件夹—Create Artwork--点击viewlog 查看输出报告。此时allegro所保存的路径下出现gerber文件夹。（gerber文件夹需要给厂家）

2.8.4出元件清单（原理图CIS也可以出元件清单）

Allegro PCB：tools—Quick Reports—Bill of Materal Report(condened)，复制到excel中。

2.8.5出贴片贴印坐标位置(Place_txt.txt)

File –export—placement—export. 此时会出Place_txt.txt但不在gerber文件夹下，需要复制到gerber中。

2.8.6.导出丝印层的PDF：File—export—PDF—选择skill_top和skill_bottom—export。（出现的位置在allegro保存时的路径下）

allegro操作结束

3.说明文件（PCB工艺要求）：在excel一块填写如照片方式 

4. CAM350操作：CAM350是进一步查看开发板走线、过孔、整体孔、是否出现短路等问题，如果出现需要重新回到PCB布线操作下，一步一步操作下来，即重新设置、重新生成gerber文件，坐标文件等。

Cam350：file—import—auto import—选择gerber文件下的任意一个.art文件—finish。

5.整理交给厂家文件：

包括：除了gerbar文件下的.art光绘文件，

还需要钻孔文件.drl;

钻长方形/椭圆形孔的特殊形状文件.rou;

光绘文件参数文件art_param.txt;

钻孔参数文件nc_param.text;

贴片贴印位置坐标文件Place_txt.txt；