魂归故里是他乡: 问题点倒是指出来啊兄弟，技术不怕探讨，只怕批评不讲问题点

飘～～～～: 感谢楼主，自己实现了，写了篇博客，欢迎指正！http://t.csdnimg.cn/9ie5Q

飘～～～～: 用并行计算还是串行计算呢？需要用到for循环吗?如果是for循环，verilog for循环的次数必是固定数值吧？

Doreen Zou: 将有效数据向高位对齐，低位补0，即只有第一个时钟周期即包含无效0又包含有效数据，其他时钟周期均为有效数据。模块会先计算无效0，再计算后面的有效数据，计算完最后一个输出的结果就能直接用

飘～～～～: 如果还有剩余数据，就循环调用计算单字节数据的crc模块，是吗？