运算放大器（Operational Amplifier），简称运放（Op Amps），它最早是在1947 年由John R.Ragazzini 命名的，代表一种特殊类型的放大器，经由恰当选取的外部元件。它能够执行各种运算，诸如放大、加、减、微分和积分运算，从而能够在电路中实现各种功能：从直流偏置的产生到高速放大或是滤波。因此，运算放大器是许多模拟系统和混合信号系统中的一个重要组成部分。 随着集成电路技术的不断发展，高性能运算放大器得到广泛应用，成为模拟集成电路和混合信号集成电路设计的核心单元电路，并已被运用到各种电子系统之中，其性能直接影响电路及系统的整体性能。折叠式共源共栅运算放大器具有诸多优良特性，因此设计一个有实用价值的折叠式共源共栅运算放大器是非常有现实意义的。

集成电路产业是全球高新技术产业的前沿与核心，也是最具活力和挑战性的战略产业之一。纵观国际集成电路领域，最早的第一代集成运算放大器，基本上是按分立元件电路的思想制造的。它的特点是大部分采用 NPN 管，只有少量是 PNP管，但只能满足比较低的性能。之后的第二代集成运算放大器以采用有源负载为标志。到了第三代集成运算放大器，以晶体管作为差分输入级为特点，其值可高达 1000-5000，因此在相同的电路集成条件下，输入偏置电流比普通 NPN 管电流低一个数量级以上，输入电阻较高，电压放大倍数可达到 107 左右。而第四代集成运算放大器，则采用了中、大规模的集成电路技术，其质量性能指标己接近理想集成运放。在集成电路领域，每一年都有很多新型的、功能越来越高的运算放大器不断进入电子应用领域。最新一代运算放大器的带宽可从 5KHz 到几 GHz 不等；其工作电源可以从零点几伏到几百伏；输入失调电压和失调电流也正在变得越来越小。

而在国内集成电路领域，由于科研、生产、技术等各方面的条件，运算放大器的技术发展相对较缓慢，在很多方面仍与国际上有一定差距。特别是 CMOS 工艺的运算放大器，基本上还处于研发、试制和小型生产的阶段，其电路性能指标相对较低，因此停留在小规模而并没有批量生产和投放市场。对于各行业来说，这种现状已经远远不能满足国内应用电子领域高速发展和不断增长的需求。近几年，国家不断加大电子方面的科研投入，国内一些高等院校也在与科研单位共同开展集成运算放大器的设计与研究，不断寻求新的技术突破。

同时，国外的各大集成电路设计与制造公司也在高性能 CMOS 运算放大器的研究方面一直不断进行发展。这些公司不断研究新型的电路结构设计，对特殊参数要求和特殊功能的新产品不断面市，在一些特定领域的高性能运放也能很快地设计与生产，力争实现更加丰富和具备经济效益的功能。从这些研究和投入中可以看出，无论国家、科研机构还是企业，都对集成运算放大器的研究和开发十分重视。同时，运算放大器是模拟集成电路的基本模块，对于其它功能电路（如 PLL, A/D 与 D/A,开关电容）的研发有积极的技术支撑作用，这也是国外各大集成电路设计与制造单位重视运放研究的原因之一。 如美国的 ADI, TI 等集成电路公司皆有型号多样的各种 CMOS 运算放大器在不断的进军电子市场。

总体来看，运算放大器的发展目标和方向也在不断变化着，为了满足更高的要求， 运算放大器在未来的发展方向大概可分为以下几种方向：

运算放大器（简称运放）是模拟电路的一个最通用的单元。所谓全差分运放是指输入和输出都是差分信号的运放，它与普通的单端输出运放相比有以下几个优点：更低的噪声；较大的输出电压摆幅；共模噪声得到较好抑制；较好地抑制谐波失真的偶数阶项等[1]。所以高性能的运放多采用全差分形式。近年来，全差分运放更高的单位增益带宽频率及更大的输出摆幅使得它在高速和低压电路的应用有更多的吸引力。随着日益增加的数据转换率，许多应用需要高速的模/数转换器（ADCs），而高速ADCs需要高增益和高单位增益带宽运放来满足其系统精度和快速建立的需速度和精度是模拟电路两个最重要的性能指标，然而，对电路这两方面的优化会导致相互矛盾的结果。所以同时满足这两方面的要求是困难的。折叠式共源共栅技术可以较成功地解决这一难题[2]，这种结构的运放具有较高的开环增益及很高的单位增益带宽。

论文首先介绍了国内外运算放大器的发展历史和现状。对已有的一些运算放大器电路结构展开了研究，讨论了其中放大电路及电流镜等基本模块的结构及数学模型，并在此基础上选择了折叠式共源共栅运算放大电路及共源共栅电流镜的电路结构进行放大器设计。根据各指标的要求，放大电路中各元件的参数及偏置条件，并以此为参考确定电流镜结构中各元件的参数。该电路结构预计将得到较大的低频增益和单位增益带宽，适当的相位裕度以及较小的建立时间。

工作电压范围：3.3V±10%

运算放大器开环直流增益：Gain≥80dB

增益带宽：GBW≥100 Mhz

建立时间： 332:1 ，取值为400:1。

根据电流公式

Id=12μCoxWL(Vgs-Vth)2

分析得到M4到M11的宽长比分别为

WL4,5=2IKpVod2≈345

同理计算得到WL3≈345,  WL8,9≈345,  WL6,7≈172,  WL10,11≈345。

偏置电路电路结构

关于共源共栅电流镜构成的偏置电路：M12，M13，M14，M15构成低压共源共栅电流镜，偏置电流流经 M12，M13 产生偏置电压 Vb2，为 M8、M9 提供偏置电压。M18、M19、M22、M23、M26、M27 镜像 M14 的电流，提供给 M16、M17、M20、M21、M24、M25，而 M16、M17、M20、M21 构成共源共栅电流镜，为运放输入管 M3 提供电流。M24、M25 镜像的电流提供给M6、M7 ，两管的栅压为Vb1。根据电流比例计算可得：

WL3=22WL20,

WL10=WL11=24WL15,

WL15=WL19=WL23=WL27,

WL8=22WL14,

WL14=WL18=WL22=WL26.

由折叠式共源共栅模块计算得到的宽长比确定电流镜宽长比为：

WL15=17:1

低压电流镜模块为提供Vb，得到

WL12=12:1, WL13=4:1.

        1. 沟道长度调制效应

沟道长度调制效应是指MOS晶体管中，栅下沟道预夹断后、若继续增大Vds，夹断点会略向源极方向移动，导致夹断点到源极之间的沟道长度略有减小，有效沟道电阻也就略有减小，从而使更多电子自源极漂移到夹断点，导致在耗尽区漂移电子增多，使Id增大的效应。

        2. 衬底偏置效应

对于MOS-IC而言，在电路工作时，其中各个MOSFET的衬底电位是时刻变化着的，如果对器件衬底的电位不加以控制的话，那么就有可能会出现场感应结以及源-衬底结正偏的现象。一旦发生这种现象时，器件和电路即告失效。所以，对于IC中的MOSFET，需要在衬底与源区之间加上一个适当高的反向电压，即衬偏电压，以保证器件始终能够正常工作。

        3. 寄生效应

理想状态下，导线的电阻、电容及电感均为零。而在实际制造时，由于导线的材料具有一定电阻率，将会产生电阻；两条平行的导线间存在电压差将会产生电容；通电的导线周围会形成磁场，电流变化时，磁场会变化，进而在附近产生电感。故而实际制造中的电路内，均会产生寄生的电阻电容及电感。在直流或者低频情况下，这种寄生效应不明显，但在交流，尤其是高频条件下，其影响将十分显著。

考虑到如上众多非理想效应，通过反复调试更改，最终确定电路内各MOS管参数如下：

电路各MOS管参数（单位：um）

M1

M2

M3

M4

M5

M6

M7

480/1

480/1

1768/1

360/1

360/1

300/1

300/1

M8

M9

M10

M11

M12

M13

M14

255/1

255/1

1200/1

1200/1

3/1

1/1

17/1

M15

M16

M17

M18

M19

M20

M21

16/1

2/1

6/1

17/1

16/1

17/1

17/1

M22

M23

M24

M25

M26

M27

17/1

16/1

1/1

3/1

17/1

16/1

结合多种电路结构，选择折叠式共源共栅运算放大器，并使用共源共栅结构的电流镜为其提供偏置电路，以达到设计要求。

电路整体结构图

通过对NMOS及PMOS的阈值和工艺参数测量，为接下来的宽长比计算提供帮助。

NMOS管测量电路

PMOS管测量电路

搭建开环测试电路测量折叠式共源共栅放大器的开环参数。

包括增益，带宽，相位裕度：

放大器开环测试电路

通过stb仿真即可了解环路的特征，同时在电源电压设置系数k，用来对电压波动进行仿真，验证电路的可靠性。

搭建闭环测试电路，构成单位增益负反馈时，当输入方波信号时测量输出信号的斜率即为运算放大器的转换速率。

放大器转换速率测试电路

对NMOS测量阈值和Kn：

NMOS阈值测量结果图1

NMOS阈值测量结果图2

NMOS管阈值测量结果

W/L = 2um/1um

Vgs = 1.4v

Vgs = 1.6v

Vds = 1v

50.544uA

85.948uA

Vds = 1.5v

51.026uA

86.843uA

带入引入沟道调制效应的公式

Ids=12μnCoxVgs-Vth2(1+γVds)

令Kn=μnCox,

得γ=0.01944,  Kn=1.15×10-4AV2,  Vth=0.742V.

同理，对于PMOS来说可得

PMOS阈值测量结果图1

PMOS阈值测量结果图2

PMOS管阈值测量结果

W/L = 2um/1um

Vgs = 2.0v

Vgs = 1.8v

Vds = 1.5v

13.518uA

22.607uA

Vds = 1v

13.414uA

22.424uA

带入引入沟道调制效应的公式

Ids=12μpCoxVgs-Vth2(1+γVds)

令Kp=μpCox,

得：γ=0.01564, Kp=2.83×10-5  AV2, Vth=0.617V

对于多工艺角的情况下的仿真一般调用ADE XL 进行仿真。通过设置多工艺角以及变量，可以一次性得到多个电路参数。

放大器开环测量结果1

放大器开环测量结果2

通过仿真结果可以看到各个 corner 下的增益，带宽，相位裕度情况：

各 corner 下测试结果

也可以通过画出相位和增益的曲线得到两者之间的结果：

相位、增益曲线

具体结果如下表所示。

开环测试结果

Normal

Min

Max

Gain（dB）

87.86

83.57

88.91

GBW (Mhz)

110.9

105.8

114

PM （°）

46.28

45.4

53.21

以上开环仿真结果都满足实验要求。

对于闭环仿真结果，通过测量瞬态斜率可得：

瞬态仿真曲线图

对于输入的方波信号，通过计算斜率SR＞210MV/s，远远大于目标要求。其他工艺角也都满足设计要求。

     本设计实现了高速高增益的折叠式共源共栅运算放大器的设计，采用了经典的结构设计，实现了可靠的功能，各项指标均满足要求，该高增益高速运放可以应用于高速的模/数转换器（ADCs），也可以用作单位缓冲器作为多级运算放大器的输入级，具有不错的发展前景。