存储器之主存

您所在的位置:网站首页 cache存储器的功能和特点 存储器之主存

存储器之主存

2023-11-01 18:11| 来源: 网络整理| 查看: 265

目录

概述

存储器分类

存储器的层次结构

主存储器

概述:

半导体芯片简介

随机存取存储器(RAM)

只读存储器(ROM)

存储器与CPU的连接

存储器的校验

汉明码简介:

提高访问速度的措施

高速缓冲存储器

Cache的工作原理:

主存—Cache的地址映射

写操作

Pentium的Cache

辅助存储器

概述

 

存储器分类

按存储介质分类:

半导体存储器  TTL,MOS磁表面存储器 磁头,载磁体磁芯存储器 硬磁材料,环状元件光盘存储器 激光,磁光材料

按存取方式分类:

1.存取时间与物理地址无关(随机访问)

随机存储器  在程序的执行过程中  读  写只读存储器   在程序的执行过程中  读

2.存取时间与物理地址有关(串行访问)

顺序存取存储器  磁带直接存取存储器  磁盘

3.按在计算机中的作用分类

存储器:主存储器,Flash Memory,高速缓冲存储器(Cache),辅助存储器

主存储器:RAM,ROM,

RAM:静态RAM,动态RAM

ROM:MROM,PROM,EPROM,EEPROM

辅助存储器:磁盘,磁带,光盘

存储器的层次结构

存储器三个主要特性的关系:

速度:快--慢

容量:小--大

价格:高--低

缓存—主存层次和主存—辅助层次

缓存—主存:主存储器地址   注重速度    由硬件来处理

主存—辅存:虚拟存储器        注重容量   由软硬件相结合

程序的局部性原理:程序在执行时呈现出局部规律,即在一段时间内,整个程序的执行仅限于程序中的某一部分。相应的,执行所访问的存储空间也局限于某个内存区域。

主存储器 概述:

1.主存的基本组成

2.主存和CPU的联系

3.主存中存储单元地址的分配

高位字节  地址为字地址

地址线24根,按字节寻址范围为224224 =16M;

若字长32位,则一个字有4个字节,所以要留2根地址线指出该字中的哪个字节[00,01,10,11],即寻址范围为 224−2=4M224−2=4M;

若字长16位,则一个字有2个字节,所以要留1根地址线指出该字中的哪个字节[0,1],即寻址范围为 224−1=8M224−1=8M;

 

注:编址单位:字节

 

4.主存的技术指标

a.存储容量:

主存 存放二进制代码的总位数

b.存储速度:

存取时间   存储器的访问时间   (读出时间  写入时间)存取周期   连续两次独立的存储器操作(读/写)所需的最小间隔时间(读周期  写周期)

c.存储器的带宽  位/秒

半导体芯片简介

半导体存储芯片的基本结构:

 

地址线(单向)数据线(双向)芯片容量1041K X 4位14116K X 1位1388K X 8位

 

存储芯片片选线的作用:

用16K x 1位的存储芯片组成64K x 8位的存储器

半导体存储芯片的译码驱动方式:

(1)线选法

(2)重合法

随机存取存储器(RAM)

静态RAM(SRAM)

a.静态RAM基本电路读操作

b.静态RAM基本电路写操作

 

动态RAM(DRAM)

动态RAM基本单元电路

动态RAM刷新:

刷新与行地址有关

1集中刷新(若存取周期为0.5us)以128X128矩阵为例

“死区”为  0.5usX128=64us

“死时间率”为128/4000X100%=3.2%

 

2分散刷新(存取周期1us)以128X128矩阵为例

 

3分散刷新与集中刷新相结合(异步刷新)

对于128X128的储存芯片(存取周期为0.5us)

若每隔15.6us刷新一行

每行每隔2ms刷新一次,“死区”为0.5us

将刷新安排在指令译码阶段,就不会出现“死区”

动态RAM和静态RAM的比较

 DRAM(主存)SRAM(缓存)存储原理电容触发器集成度高低芯片引脚少多功耗小大价格低高速度慢快刷新有无

 

只读存储器(ROM)

 

1.掩模ROM(MROM)

行列选择线交叉处有MOS管为“1”

行列选择线交叉处无MOS管为“0”

2.PROM(一次性编程)

 

熔丝短  为“0”

熔丝未断  为“1”

3.EPROM(多次性编程)

D端加正电压          形成浮动栅   S与D不导通为“0”

D端不加正电压       不形成浮动栅   S与D不导通为“1”

注:浮动栅是用紫外线擦除

4.EEPROM(多次性编程)

电可擦写

局部擦写

全部擦写

5.Flash Memory(闪速型存储器)

EPROM   价格便宜 集成度高

EEPROM  电可擦写

比EEPROM快  具备RAM功能

存储器与CPU的连接

1.存储器容量的扩展

(1)位扩展(增加存储字长)[两个芯片当成一个用]

用   2片1Kx4位  存储芯片组成1Kx8位的存储器(10条地址线,8条数据线)

(2)字扩展(增加存储字的数量)

用  2片 1Kx8位  存储芯片组成2Kx8位的存储器(11条地址线,8条数据线)

(3)字,位扩展

用  8片 1Kx4位  存储芯片组成4Kx8位的存储器(12条地址线,8条数据线)

 

2.存储器与CPU的连接

(1)地址线的连接

(2)数据线的连接

(3)读/写命令线的连接

(4)片选线的连接

(5) 合理的选择存储芯片

(6)时序,负载等

 

存储器的校验 合法代码集合错误码结论{000,001,010,011,100,101,110,111} 检0位错,纠0位错{000,011,101,110}{100}检1位错,纠0位错{111,000}{100,110}检1位错,纠1位错{0000,1111}{1000,1100}检2位错,纠1位{00000,11111}{11000,11100}检2位错,纠2位错

 

编码的最小距离:

任意两组合法代码之间 二进制位数的最小差异

编码的纠错,检错能力与编码的最小距离有关

汉明码简介:

汉明码(具有一位纠错能力的编码)的组成:

汉明码采用奇偶校验

汉明码采用分组校验 

汉明码的分组是一种非划分方式

分成3组,每一组有一个校验位,一共包括4位数据位

 

汉明码有位检测位

 

提高访问速度的措施 采用高速器件采用层次结构 Cache-主存调整主存结构 高速缓冲存储器 Cache的工作原理:

(1)功能:解决CPU与主存之间速度不匹配的问题

一般采用高速的SRAM构成CPU和主存之间的速度差别很大采用两级或多级Cache系统早期的一级Cache在CPU内,二级在主板上现在的CPU内带L1 Cahe和L2 Cahe

(2)Cache基本原理

cache是介于CPU和主存M2之间的小容量存储器,但存取速度比主存快。主存容量配置几百MB的情况下,cache的典型值是几百KB。cache能高速地向CPU提供指令和数据,从而加快了程序的执行速度。从功能上看,它是主存的缓冲存储器,由高速的SRAM组成。为追求高速,包括管理在内的全部功能由硬件实现,因而对程序员是透明的。Cache的设计依据:CPU这次访问过的数据,下次有很大的可能也是访问附近的数据。CPU与Cache之间的数据传送是以字为单位主存与Cache之间的数据传送是以块为单位CPU读主存时,便把地址同时送给Cache和主存,Cache控制逻辑依据地址判断此字是否在Cache中,若在此字立即传送给CPU ,否则,则用主存读周期把此字从主存读出送到CPU,与此同时,把含有这个字的整个数据块从主存读出送到cache中。

(3)Cache命中率

主存—Cache的地址映射

全相联的映射方式

映射方式(多对多):

主存内容可以拷贝任意行

地址变换:

标记实际上构成了一个目录表

1、将地址分为两部分(块号和字),在内存块写入Cache时,同时写入块号标记;

2、CPU给出访问地址后,也将地址分为两部分(块号和字),比较电路块号与Cache   表中的标记进行比较,相同表示命中,访问相应单元;如果没有命中访问内存,CPU 直接访问内存,并将被访问内存的相对应块写入Cache

3、特点:

优点:冲突概率小,Cache的利用高。缺点:比较器难实现,需要一个访问速度很快代价高的相联存储器

4、应用场合: 适用于小容量的Cache

 

直接映射方式

1、映射方法(一对多)如:

 i= j mod m主存第j块内容拷贝到Cache的i行一般I和m都是2N级

2.基本原理

利用行号选择相应行;把行标记与CPU访问地址进行比较,相同表示命中,访问Cache;如果没有命中,访问内    存,并将相应块写入Cache

特点:

优点:比较电路少m倍线路,所以硬件实现简单,Cache地址为主存地址的低几位,不需变换。缺点:冲突概率高(抖动)

4、应用场合 适合大容量Cache

组相联映射方式

分析:比全相联容易实现,冲突低v=1,则为直接相联映射方式u=1,则为全相联映射方式v的取值一般比较小, 一般是2的幂,称之为v路组相联cache.

 

 

写操作

由于cache的内容只是主存部分内容的拷贝,它应当与主存内容保持一致。而CPU对cache的写入更改了cache的内容。如何与主存内容保持一致,可选用如下三种写操作策略。

写回法:换出时,对行的修改位进行判断,决定是写回还是舍掉。全写法:写命中时,Cache与内存一起写写一次法:与写回法一致,但是第一次Cache命中时采用全写法。

 

Pentium的Cache 取指/译码单元:顺序从L2cache中取程序指令,将它们译成一系列的微指令,并存入L1指令cache中乱序执行逻辑:依据数据相关性和资源可用性,调度微指令的执行,因而微指令可按不同于所取机器指令流的顺序被调度执行。 执行单元:它执行微指令,从L1数据cache中取所需数据,并在寄存器组中暂存运算结果执行单元:它执行微指令,从L1数据cache中取所需数据,并在寄存器组中暂存运算结果存储器子系统:这部分包括L2cache、L3cache和系统总线。当L1、L2cache未命中时,使用系统总线访问主存。系统总线还用于访问I/O资源

(1)2级cache结构

L2内容是主存的子集L1内容是L2的子集 

(2)L1分成8K的指令cache和8K的数据cache

指令cache是单端口256位,只读数据cache是双端口(每个32位),读写,采用2路组相联结构128组*2行/组*32字节/行=8KB字节

(3)存储器读写总线周期

256为淬发式传送64位传送

(4)数据一致性的保持

L1采用写一次法L2采用写回法 辅助存储器

概述:

1.特点   不直接与CPU交换信息

2.磁表面存储器的技术指标

记录密度   道密度Dt  位密度Db存储容量     C=n X k X s平均寻址时间   寻道时间+等待时间数据传输率   Dr=Db X V误码率  出错信息位数与读出信息的总位数比值

磁记录原理和记录方式

 

1.原理:

硬磁盘存储器

1.硬磁盘存储器的类型

(1)固定磁头和移动磁头

(2)可换盘和固定盘

2.硬磁盘存储器结构

(1)磁盘驱动器

(2)磁盘控制器

接受主机发来的命令,转换成磁盘驱动器的控制命令实现主机和驱动器之间的数据格式转换控制磁盘驱动器读写

磁盘控制器是:主机和磁盘驱动器之间的接口:对主机通过总线进行连接;直接对硬盘连接

(3)盘片:由硬质铝合金材料制成

软磁盘存储器

 硬盘

软盘

速度高低磁头

固定,活动,

浮动

活动,

接触磁盘

盘片

固定盘,盘组,

大部分不可换

可换磁盘价格高低环境苛刻不苛刻   

光盘存储器

 

采用光存储技术利用激光写入和读入 第一代光存储技术 采用非磁性介质 不可擦写第二代光存储技术采用磁性介质可擦写

 

光盘的存储原理

只读型和只写一次型  热作用可擦写光盘      热磁效应

 

 



【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3