FPGA基础设计(8)Verilog常数赋值、字符串、标识符

您所在的位置:网站首页 ascii码10进制 FPGA基础设计(8)Verilog常数赋值、字符串、标识符

FPGA基础设计(8)Verilog常数赋值、字符串、标识符

#FPGA基础设计(8)Verilog常数赋值、字符串、标识符| 来源: 网络整理| 查看: 265

阅读《IEEE Standard for Verilog 2005》时,做一些整理和记录。

1.整数赋值

按照Verilog 2005的标准:0-9、a-f、z、x称作数字位(digit);表示数字正负的’+‘和’-‘视作一元操作符(unary operator);常说的二进制、八进制、十进制、十六进制称作数字的基(base);其在Verilog中的表示’b’、‘o’、‘d’、'h’称作基格式(base format)字符;表示常数的bit数称作size。Verilog使用到的字符都是不区分大小写的。

另外要明白二进制数本身的运算规则与一个数是signed还是unsigned、小数点在哪个位置没有任何关系,这些只是设计者人为的规定。但是在代码设计时,要标识清楚数据是signed或unsigned,目的有两个:(1).对设计者的提示;(2).一些操作符、IP核的数据端口,对数据是signed或unsigned的“身份”有要求。

如果一个数是负数(前面加了’-’),那么它必定采用的是二进制补码形式。

方式1

常数赋值有两种,一种为直接赋值(符号+一串数字位),采用这种方式赋值时,默认数据是sigend形式。如下面一个简单的示例:

module test ( input clk, output reg [31:0] c ); wire [31:0] a, b; assign a = -595; assign b = -10; always @ (posedge clk) c a+b}


【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3