发明内容 本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少晶圆电弧放电的方法、以及采用了该减少晶圆电弧放电的方法的集成电路制造方法。根据本发明的第一方面，提供了一种减少晶圆电弧放电的方法，所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；其中所述方法包括使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小。优选地，使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小0. I微米。优选地，使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小0. 05微米至5微米。根据本发明的第二方面，提供了一种减少晶圆电弧放电的方法，所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；其中所述方法包括使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小。优选地，所述方法包括形成所述顶层金属层的图案，其中使得所述激光标志区的刻蚀窗口的尺寸为第一尺寸；此后，形成钝化层的图案，其中使得所述激光标志区的刻蚀窗口的尺寸为第二尺寸；其中，所述第二尺寸小于所述第一尺寸。优选地，使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小0. I微米。优选地，使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小0. 05微米至5微米。根据本发明的第三方面，提供了一种采用了根据本发明第一方面所述的减少晶圆电弧放电的方法的集成电路制造方法。根据本发明，使得钝化层的打开尺寸比其它层或者顶层金属层的打开尺寸小，从而可以避免露出其它层或者顶层金属层来收集电荷，从而减少晶圆电弧放电的可能性。

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I示意性地示出了晶圆电弧放电。图2示意性地示出了根据本发明实施例的减少晶圆电弧放电的方法。图3示出了激光标志区的示图。图4示意性地示出了激光标志区的晶圆电弧放电。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图3所示，一般，在对晶圆进行加工以产生期望的芯片或集成电路的过程中，会在晶圆的例如外周区域2制造一个激光标志区(laser maker) 3 该激光标志区3用于标记晶圆的一个代号，该代号标记了代码或编码或序列号，该代号一般由8至9位数字或字符组成；通过读取该代码就可以识别出所加工的晶圆，例如获知所加工的晶圆的批次批号等信息。图3示出了激光标志区的示图。如图3所示,其中示出了晶圆上的激光标志区3。例如，举例说来，在图3所示的示例中，激光标志区3记录的信息为“A616049. 18”。本发明的发明人有利的发现，尽管采取了一些防止晶圆电弧放电的措施，但是激光标志区3中仍容易出现晶圆电弧放电。图4示意性地示出了激光标志区的晶圆电弧放电。如图4的参考标号4所示，在激光标志区3中或其附近仍然会出现晶圆电弧放电4。由此，根据本发明实施例的减少晶圆电弧放电的方法是通过在形成顶层金属层和形成钝化层的工艺中，使激光标志区3中的钝化层的打开尺寸比顶层金属层的打开尺寸小来防止或减少激光标志区3的晶圆电弧放电。下文将具体描述根据本发明的具体实施例。图2示意性地示出了根据本发明实施例的减少晶圆电弧放电的方法。如图2所示，在芯片区域A中，激光标志区及顶层金属层所开的区域B的边缘(图中的虚线所示)在钝化层所开的区域C之外。换言之，钝化层所开的区域C的尺寸小于激光标志区3及顶层金属层所开的区域B。具体地说，一般，在现有技术中，由于激光标志区3用于记录一个代码或代号，所以对激光标志区3的形成，需必须使得激光标志区3不形成图形(刻蚀步骤中该激光标志区3上不存在光阻)，并使得激光标志区3中的代码或代号形成在硅片的最底层(例如衬底层)，此后即可利用观察工具来通过查看该代码或代号而查找出晶圆的编码或批号信息。并且，一般，对于激光标志区3的打开或刻蚀，所有层次的刻蚀过程中对激光标志区3的刻蚀大小(打开大小)是统一的，由此各层中激光标志区3的打开窗口相同。正因为如此，如果工艺中出现误差，则有可能造成金属层中金属的暴露而使得金属层的金属布线收集电荷从而产生晶圆电弧放电。因此，本发明实施例通过控制激光标志区3的刻蚀来减小晶圆电弧放电产生的可能性。具体地说，可以使得钝化层的打开(刻蚀)尺寸比顶层金属层的打开(刻蚀)尺寸小，由此可以避免露出顶层金属层，由此没有暴露的顶层金属层来收集电荷，从而减少晶圆电弧放电的可能性。 · 进一步优选地，如图2所示，在芯片区域A中，钝化层之外的其它层所开的区域都等同于图2所示的激光标志区及顶层金属层所开的区域B，这样，钝化层之外的其它层的边缘(图中的虚线所示)在钝化层所开的区域C之外。换言之，钝化层所开的区域C的尺寸小于钝化层之外的其它层所开的区域B，其它层在钝化层的等离子刻蚀过程中会被钝化层的介质覆盖从而避免电荷收集所触发的电弧放电。具体地说，可以使得激光标志区3区域中的钝化层的打开(刻蚀)尺寸比激光标志区3区域中的晶圆上的所有其它层的打开(刻蚀)尺寸小就能避免电弧放电的原因在于，可以避免露出包含顶层金属层在内的金属层，由此没有暴露的金属收集电荷，从而减少晶圆电弧放电的可能性。“打开尺寸”具体指的是例如暴露尺寸，例如刻蚀后的图案的刻蚀尺寸。其中，本领域普通技术人员可以理解的是，“顶层金属层”指的是的金属互联层中 位于最高层的一个金属互联层。更进一步的说，例如在一个具体实施例中，在第一步骤中形成顶层金属层的图案，其中使得激光标志区的刻蚀窗口的尺寸为第一尺寸。此后，在第二步骤中形成钝化层的图案(在形成顶层金属层的图案之后形成钝化层的图案)。其中使得激光标志区的刻蚀窗口的尺寸为第二尺寸。其中，使得第二尺寸小于第一尺寸，即钝化层的打开尺寸比顶层金属层的打开小，由此使得钝化层的覆盖区域完全覆盖顶层金属层的覆盖区域，从而避免顶层金属层的一部分暴露在钝化层的刻蚀中。更具体地说，优选地，仅仅使得晶圆的外周区域中的钝化层的尺寸比顶层金属层的尺寸小，从而不露出晶圆的外周区域处的顶层金属层。即，使得钝化层覆盖晶圆的外周区域，从而不露出晶圆的外周区域处的顶层金属层。在本发明的一个具体实施例中，优选地，可以使钝化层的打开(刻蚀)尺寸比顶层金属层的打开(刻蚀)尺寸小例如0. I微米。当然，在本发明的另一个具体实施例中，优选地，可以使钝化层的打开(刻蚀)尺寸比顶层金属层的打开(刻蚀)尺寸小例如0. 05微米至5微米。本领域技术人员可以理解的是，数值“0. I微米”以及“0. 05微米至5微米”仅仅是优选的，当然可以采用其它合适的数值。类似地，为了使得钝化层的打开(刻蚀)尺寸比所有其它层的打开(刻蚀)尺寸小，可以使得除了钝化层的打开(刻蚀)尺寸之外的所有其它层的打开(刻蚀)尺寸相同，而钝化层的打开(刻蚀)尺寸比它们小即可。在本发明的一个具体实施例中，优选地，可以使钝化层的打开(刻蚀)尺寸比其它层的打开(刻蚀)尺寸小例如0. I微米。当然，在本发明的另一个具体实施例中，优选地，可以使钝化层的打开(刻蚀)尺寸比其它层的打开(刻蚀)尺寸小例如0. 05微米至5微米。本领域技术人员可以理解的是，数值“0. I微米”以及“0. 05微米至5微米”仅仅是优选的，当然可以采用其它合适的数值。 根据本发明的另一实施例，还提供一种采用了上述减少晶圆电弧放电的方法的集成电路制造方法。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。 权利要求 1.一种减少晶圆电弧放电的方法，所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；其特征在于所述方法包括使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小。 2.根据权利要求I所述的减少晶圆电弧放电的方法，其特征在于使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小0.1微米。 3.根据权利要求I所述的减少晶圆电弧放电的方法，其特征在于使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小0. 05微米至5微米。 4.一种减少晶圆电弧放电的方法，所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；其特征在于所述方法包括使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小。 5.根据权利要求4所述的减少晶圆电弧放电的方法，其特征在于所述方法包括形成所述顶层金属层的图案，其中使得所述激光标志区的刻蚀窗口的尺寸为第一尺寸； 此后，形成钝化层的图案，其中使得所述激光标志区的刻蚀窗口的尺寸为第二尺寸； 其中，所述第二尺寸小于所述第一尺寸。 6.根据权利要求4或5所述的减少晶圆电弧放电的方法，其特征在于使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小0. I微米。 7.根据权利要求4或5所述的减少晶圆电弧放电的方法，其特征在于使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的顶层金属层的打开尺寸小0. 05微米至5微米。 8.一种采用了根据权利要求I至7之一所述的减少晶圆电弧放电的方法的集成电路制造方法。 全文摘要 本发明提供了一种减少晶圆电弧放电的方法以及集成电路制造方法。所述晶圆包括激光标志区，所述晶圆的顶层金属层上布置有钝化层；根据本发明的减少晶圆电弧放电的方法包括使得所述激光标志区的区域中的所述钝化层的打开尺寸比所述激光标志区的区域中的晶圆上的所有其它层的打开尺寸小。根据本发明，使得钝化层的打开尺寸比其它层或者顶层金属层的打开尺寸小，从而可以避免露出其它层或者顶层金属层来收集电荷，从而减少晶圆电弧放电的可能性。 文档编号H01L21/02GK102683173SQ201210093549 公开日2012年9月19日 申请日期2012年3月31日 优先权日2012年3月31日 发明者林伟铭, 黎坡 申请人:上海宏力半导体制造有限公司