FPGA设计8 |
您所在的位置:网站首页 › 8线3线优先编码器逻辑表达式化简 › FPGA设计8 |
【要求】 实验内容与原理说明(包括框图、逻辑表达式和真值表)。实验模块程序代码(设计模块Design Block)和激励代码(激励模块Test Bench)。仿真波形图。综合得到的门级电路图。实验结果分析及思考。每一次报告用Word文档提交,文件名:姓名_班级_第几次实验_学号。【软件工具】QuartusII;ModelSim SE.【一】设计一个8-3线优先编码器(74LS148) 实验内容与原理说明实验一为设计一个8-3线优先编码器,即可以将八个输入的编码,通过对于输入信号的分析,输出第几个信号是低电平。8线-3线优先编码器有8个输入端I0'~I7',低电平为输入有效电平;有3个输出端Y0'~Y2’,低电平为输出有效电平。此外,为了便于电路的扩展和使用的灵活,还设置有使能端S'、选通输出端Ys'和扩展端Yex'. 该设计模块的实验框图如下: 根据8-3线优先编码器可以列出其真值表如下: 2. 实验模块程序代码和激励代码(1)设计模块代码module Encoder83(IN, EI, GS, EO, OUT); input [7:0] IN; input EI; output [2:0] OUT; output GS; output EO; reg [2:0] OUT; reg GS, EO; always @(IN or EI) if(EI) begin OUT |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |