当在工作循环终点处生成控制信号时，由于采用异步清零法，则0110这个状态无法保留在循环中，无法实现七进制，所以要采用如上连接方式，使得出现0111这个短暂的状态完成清零，而由于很短暂，故不包含在工作循环中。

假设我们让以上的计数器采用同步清零法，不改变以上电路的情况下，出现0111时需要等到再次出现下降沿时才清零，此时则实现的是八进制(多加了等待的部分)。如下： 总结如下：

由于要使用置数功能，则置数控制端LD接入电路，清零控制端CR不工作置为无效状态。通过D3D2D1D0表示置到哪，即如图，在置数数据输入端D3D2D1D0输入0010，则在到达终点后1101，LD低有效但还不置，等到下一个工作点的上升沿处置数，1101被保留在工作循环当中，然后置到0010。

总结：

在工作循环终点1101的下一个状态1110生成控制信号,使得LD低有效，则立刻置数到工作循环的起点0010，由于1110是一瞬间，则不包括在工作循环中，进而也就实现了十二进制加法计数器。

注意点补充：

补充74LS90特点: 以上为74LS90(即二–五--十进制加法器)逻辑电路 以上为74LS90构成8421形式(2进制先运行,驱动5进制)，最高位为Q3 以上为74LS90构成5421形式(5进制先运行,驱动2进制)，最高位为Q0

当工作状态由1001变为0000时，正好是下降沿，又由于右片74LS90的clk是低有效工作，此时就会驱动它作为十位数计数一次。如果右片的clk0是高有效工作，则要在q3和clk0连接路线上接一个非门。(以上是两片均构成8421码形式，即二进制先运行驱动五进制)

以下则为两片构成5421形式实现一百进制加法器

左边的低位片q3q2q1q0没有到达1111时，输出进位一直输出是0，则虽然高位片clk收到了上升沿信号，但由于EP和ET受到q3q2q1q0影响不高有效，即不允许计数。所以只有四个q同时为1时，使得EP和ET高有效，然后再来一个clk上升沿，才运行右边的高位片动作一次，与此同时，低位片运行一周由1111返回0000，即符合了级联扩展规律。

实现256进制加法计数器用异步扩展如下：