(1)层次结构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构，每一层以一种不同的语言为特征。 (2)翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，执行过程中，高一级程序不再被执行。 (3)解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，依次重复执行。 (4)体系结构：程序员所看到的计算机属性，即概念性结构与功能特性。 (5)系列机：同一厂家生产的具有相同系统结构、不同组成和实现的一系列计算机。 (6)并行性：在同一时刻或同一时间间隔内完成两种或两种以上性质相同或不同的工作。 (7)时间重叠：在并行性中引入时间因素,即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分. (8)资源重复：在并行性中引人时间因素,是根据“以数量取胜”的原则,通过重复设置资源,尤其是硬件资源,大幅度地提高计算机系统的性能。 (9)资源共享：是一种软件方法，它使多个任务按一定的时间顺序轮流使用同一套硬件设备。 (10)大概率事件优先：此原则是计算机体系结构中最重要和最常用的原则。对于大概率事件,赋予它优先的处理权和资源使用权,以获得全局的最优结果。 (11)系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。 (12)Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。 (13)程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。 (14)CPI：每条指令执行的平均时钟周期数。 (16)直接成本：与一件产品生产直接相关的成本。 毛利：公司开支的一部分,它必须摊到每一件产品中去。 折扣：商家提供的批发价格折扣,使得零售商获得利润。 标价：原料成本＋直接成本十毛利＋折扣。 (15)可靠性：电子元器件及其构造的系统的可靠性采用概率模型来描述。一个系统的可靠性是指从它开始使用的时刻到出现故障这段时间内正常工作的概率 (16)FIT：10亿小时中系统的故障次数。(17)平均无故障时间：是用于度量系统可常提供服务的量化指标。(18)平均修复时间：量度系统中断服务的量化指标。 (19)平均故障时间：衡量两次故障之间时间的量化指标。

(1)堆栈型机器：CPU中存储操作数的单元是堆栈的机器。 (2)累加器型机器：CPU中存储操作数的单元是累加器的机器。 (3)通用寄存器型机器：CPU中存储操作数的单元是通用寄存器的机器。 (4)寻址方式：是指指令系统中产生所要访问数据地址的方法。 (5)信息存储的整数边界：信息在主存中存放的起始地址必须是该信息宽度的整数倍。 (6)指令系统的完整性：指令系统功能全、使用方便。 (7)指令系统的规整性：主要包括对称性和均匀性。 (8)数据表示：是指计算机硬件能够直接识别、指令系统可以直接调用的数据类型。 (9)指令系统的正交性：是指在指令中各个不同含义的字段,如操作数类型、数据类型,寻址方式字段等,在编码时应互不相关、相互独立。 (10)PC相对寻址：是一种以程序计数器PC作为参考点的寻址方式,主要用于在转移指令中指定目标指令的地址。 (11)指令集：就是对CPU支持的机器码格式规范的一个描述，实际上是一个规范, 规范汇编的文件格式。

1、区别不同指令系统结构的主要因素是什么?根据这个因素可将指令系统结构分为哪三类? 解答:主要因素是CPU中用来存放操作数的存储单元，指令系统的结构分为堆栈型结构、 累加器型结构以及通用寄存器型结构。 2、通用寄存器型指令系统结构在灵活性和提高性能方面的优势主要体现在哪几个方面? 解答:(1）寄存器的访问速度比存储器快很多。 (2）对编译器而言,能更加容易、有效地分配和使用寄存器。在表达式求值方面,通用寄存器型结构具有更大的灵活性和更高的效率。 3、常见的3种通用寄存器型机器的优缺点各有哪些? 寄存器-寄存器型：优点：指令字长固定，结构简洁；缺点：程序占用空间较大。 寄存器-存储器型：优点：容易对指令编码，目标代码紧凑；缺点：指令的两个操作数不对称。 存储器-存储器型：优点：目标代码最紧凑；缺点：指令字长变化很大。 4、计算机指令系统设计所涉及的内容有哪些? 解答:包括指令的功能设计和指令格式的设计。指令系统的功能设计确定哪些基本功能应该由硬件实现,哪些功能由软件实现;指令格式的设计就是确定指令字的编码方式;指令系统的基本要求是完整性,规整性、正交性,高效率和兼容性。 5、简述指令系统结构中采用多种寻址方式的优缺点。 解答:采用多种寻址方式，优点是可以显著地减少程序的指令条数,缺点是可能增加计算机的实现复杂度以及指令的平均执行时钟周期数。 6、表示寻址方式的主要方法有哪些?简述这些方法的优缺点。 解答:表示寻址方式的方法有两种，一种是隐含在指令的操作码中,另一种是在指令中设置专门的寻址字段,用以直接指出存址方式。 第一种方法的优点是操作码和寻址方式需要的总位数少,第二种方法设置寻址字段的方法灵活,操作码短,但需要设置专门的寻址方式字段。 7、指令系统的规整性主要包括哪两个方面?简述其含义。 解答:规整性主要包括对称性和均匀性。对称性是指所有与指令系统相关的存储单元的使用、操作码的设置等都是对称的。均匀性是指对于各种不同的操作数类型、字长、操作数种类和数据存储单元,指令的设置都要同等对待。 8、根据CPU性能公式,简述RISC指令系统计算机和CISC指令系统计算机的性能特点。 解答:CISC指令系统计算机特点是指令数量多、功能多样,除了包含基本指令外,往往还提供了很多功能很强的指令。 RISC指令系统指令条数少,指令功能简单。确定指令系统时,只选取使用频度很高的指令,在此基础上补充一些最有用的指令,克服上述CISC的缺点。 9、从当前的计算机技术观点来看,CISC结构有什么缺点? 解答:(1)各种指令的使用频度相差悬殊,许多指令很少用到。 (2)指令系统庞大,指令条数很多,许多指令的功能很复杂。 (3)许多指令由于操作繁杂,其CPI值比较大,执行速度慢。 (4)由于指令功能复杂,规整性不好,不利于采用流水技术来提高性能。 10、就指令格式、寻址方式和每条指令的周期数方面比较RISC和CISC处理机的指令系统。 解答:CISC指令系统指令格式.寻址方式多样,指令条数往往多达200~300条,寻址方式有存储器间接寻址,缩放寻址、寄存器间接寻址、立即数寻址、偏移寻址等,许多指令由于操作繁杂,其CPI值比较大，一般CISC机器指令的CPI都在4以上,有些在10以上。RISC 指令系统,采用简单而又统一的指令格式,并减少寻址方式。指令字长都为32位或64位。指令的执行在单周期内完成,采用load-store结构,即只有load和 store指令才能访问存储器,其他指令的操作都是在寄存器之间进行。

(1)流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 (2)通过时间：指第一个任务流出结果需要的时间。 (3)排空时间：指最后一个任务进入流水线到输出流水线的时间。 (4)定向技术：解决数据相关问题，避免暂停。 (5)单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 (6)多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 (7)静态流水线：指在同一时间内，多功能流水线中的各段只能按同一种功能的连接方式工作的流水线。当要切换到另一种功能时，必须等前面的任务都流出之后，才能改变连接。 (8)动态流水线：同一时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行多种功能的流水线。它允许在某些段正在实现某种运算时，另一些段却在实现另一种运算。 (9)吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 (10)流水线的加速比：使用顺序处理方式处理一批任务所用的时间与按流水处理方式处理同一批任务所用的时间之比。 (11)流水线的效率：即流水线设备的利用率，它是指流水线中的设备实际使用时间与整个运行时间的比值。 (12)数据相关：一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行。 (13)控制相关：流水线遇到分支指令和其他改变PC值的指令。 (14)结构相关：硬件资源满足不了指令重叠执行的要求。

(1)指令级并行：简称ILP。是指指令之间存在的一种并行性，利用它，计算机可以并行执行两条或两条以上的指令。 (2)循环展开：展开循环体若干次,将循环级并行性转化为指令级并行的技术。 (3)指令调度：通过在编译时让编译器重新组织指令顺序或通过硬件在执行时调整指令顺序来消除冲突。 (4)动态调度：是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 (5)公共数据总线：是一条公共结果总线,所有等待这个结果的功能部件(指令)可同时读取。 (6)分支预测缓冲：最简单的动态分支预测技术,仅使用一片存储区域,记录最近一次或几次分支特征的历史。 (7)分支目标缓冲：将分支成功的分支指令的地址和它的分支目标地址都放到一个缓冲区中保存起来,缓冲区以分支指令的地址作为标识,这个缓冲区就是分支目标缓冲区。 (8)前瞻执行：在处理器还未判断指令是否能执行之前就提前执行,以克服控制相关。 它的思想是：允许指令乱序执行，但必须顺序确认。 (9)再定序缓冲：指令前瞻执行时在指令确认阶段需要一套额外的硬件缓冲来保存那些执行完毕但未经确认的指令及其结果。这种硬件的缓冲称为再定序缓冲。 (10)超标量：处理器流出指令时,每个时钟周期流出的指令数不定。 (11)超流水：处理器的每个功能部件进一步流水化,特别是取指令或指令流出被分解为多个段,使得一个功能部件在一拍中可以处理多条指令。 (12)超长指令字：处理器流出指令时,每个时钟周期流出的指令数是固定的。 (13)基本程序块：一段除了入口和出口之外不包含其他分支的线性代码段。 (14)循环并行性：循环体中指令之间的并行性。 (15)静态调度：编译器确定并分离出程序中相关的指令，然后进行指令调度，并对代码优化。 (16)动态调度：指在决策时刻，调度环境的部分信息可知，根据逐步获得的信息，不断更新调度。

1、动态调度的目的： (1)解决写后写和先读后写相关引起的数据阻塞；(2)还可解决先写后读数据阻塞 2、动态调度 优点：(1)处理一些编译时未发现的相关，从而简化编译器；(2)可以在另一种流水线上有效的运行。 缺点：硬件复杂性显著增加 3、指令的确认：前瞻执行的指令产生的结果一直到指令处于非前瞻执行状态时，才能确定为最终结果，才允许最终写到寄存器或存储器中去。 4、超标量流水线相比超长指令字处理器的两个优点： (1)超标量结构对程序员是透明的，不需要排列指令来满足指令流出； (2)即使是没有经过编译器对超标量结构进行调度优化的代码或是旧的编译器生成的代码也可以运行。

(1)映像规则：当把一个块从主存调入Cache时,决定主存块在Cache中位置关系的规则。 (2)替换算法：当从主存中调一个块到Cache中时,会出现该块所映像到的一组Cache块位置已全部被占用的情况。随机法；先进先出法FIFO；最近最少使用法LRU；最不常使用法LFU (3)写直达法：把信息写入Cache中相应的块,也写入下一级存储器中相应的块。优点：速度快，写操作能以Cache存储器的速度进行。 (4)写回法：只把信息写入Cache中相应块,该块只有被替换时,才被写回主存的一种写策略。 优点：易于实现，下一级存储器中的数据总是最新的，简化数据一致性问题。 (5)命中时间：访问Cache命中时所用的时间。 (6)失效率：访问某一级Cache时,未找到所需信息的概率。 (7)失效开销：Cache失效时,从向下一级存储器发出请求到把数据调人Cache所需的时间。 (8)强制性失效：当第一次访问一个块时,该块一定不在Cache中,必须从下一级存储器中调入 Cache,这种失效就是强制性失效。 (9)容量失效：如果程序在执行时,所需要的块不能全部调入Cache中,则当某些块被替换后又重新被访问,就会产生失效,这种失效就称作容量失效。 (10)冲突失效：在组相联或直接映像Cache 中,若太多的块映像到同一组(块)中,则会出现该组中某个块被别的块替换,然后又被重新访问的情况,这种失效被称为冲突失效。 (11)相联度：在组相联 Cache 中,每组包含的Cache块数。 (12)Victim Cache：一种降低失效率的方法。位于Cache和存储器之间的又一级Cache,容量小,采用全相联策略。存放由于失效而被丢弃的那些块，当发生失效时，先检查其中是否有所需的块，如果有，就将该块调入Cache。 (13)写缓冲：一种降低写失效开销的方法。在Cache和下一级存储器间设置一个写缓冲区,如果写缓冲有空项,则数据和地址将写入其中。 (14)写合并：―种降低写失效开销的方法。在往缓冲器写入地址和数据时,如果写缓冲器中存在被修改过的块,就检查其地址,如果匹配,就将新数据与该块合并。 (15)非阻塞Cache：一种降低Cache失效开销的方法。Cache在等待预取数据返回时,还能继续提供指令和数据，支持“失效下命中”，能处理部分命中访问，减少评价失效开销。 (16)流水化Cache：一种降低Cache命中时间的方法。当一级Cache的命中时间是多个周期时,将多个Cache访问流水化会提高Cache的带宽,从整体上降低平均命中时间。 (17)请求字处理：一种降低 Cache失效开销的方法。CPU所请求的字到达后,不等整个块都调入 Cache,就把该字发送给CPU并使处理器继续运行。其方案：尽早重启动和请求字优先。 (18)虚拟Cache：使用虚地址映射Cache并访问的Ca，消除Ca访问时用于地址转换的时间。 (19)DDR：在DRAM时钟的上沿和下沿都进行数据传输,从而可把数据传输率提高一倍。

1、简述“Cache-主存”层次与“主存-辅存”层次的区别? 目的：为了弥补主存速度的不足；为了弥补主存容量的不足。 存储管理实现：全部由专门硬件实现；主要由软件实现。 访问速度：几比一；几百比一。 典型块大小：几十个字节；几百个到几千个字节。 CPU对第二级访问方式：可直接访问；均通过第一级访问。 失效时CPU是否切换：不切换；切换到其他进程。 2、降低Cache失效率的方法： (1)强制性失效：当第一次访问一个块时,该块一定不在Cache中,必须从下一级存储器中调入 Cache,这种失效就是强制性失效。 (2)容量失效：如果程序在执行时,所需要的块不能全部调入Cache中,则当某些块被替换后又重新被访问,就会产生失效,这种失效就称作容量失效。 (3)冲突失效：在组相联或直接映像Cache 中,若太多的块映像到同一组(块)中,则会出现该组中某个块被别的块替换,然后又被重新访问的情况,这种失效被称为冲突失效。 3、虚拟存储器： 由价格较贵、速度较快、容量较小的主存储器M1和价格低廉、速度较慢、容量很大的辅助存储器M2组成。 特点： （1）巨大的逻辑空间，不必做存储器管理 （2）多个进程可以共享主存空间 （3）采用动态再定位

1、假设Cache的命中时间为1个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期。指令Cache（0.64%）和数据Cache（6.47%）容量均为16KB的分离Cache和容量为32KB的混合Cache（1.99%）相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？ 解答： （1）如前所述，约75%的访存为取指令（100％/(100％＋26％＋9％)≈75％）。 因此，分离 Cache的总体失效率为：(75%×0.64%)＋(25%×6.47%)＝2.10% 又32KB的混合Cache的失效率只有1.99%。因为2.10%>1.99%，所以混合Cache失效率低。 （2）平均访存时间分离＝75%×(1＋0.64%×50)＋25%×(1＋6.47%×50)＝(75%×1.32)＋(25%×4.325)＝0.990＋1.059＝2.05. 平均访存时间混合＝75%×(1＋1.99%×50)＋25%×(1＋1＋1.99%×50)＝(75%×1.995)＋(25%×2.995)＝1.496＋0.749＝2.24。 因为2.05