目录

一、实验目的

二、实验原理

三、实验内容

1.proteus软件界面的基本使用

2.查找元件库

3.加法器串联

4.加法器并联

四、实验结果与分析

1.加法器串联结果

2.加法器并联运行结果

*五、思考题

运用74LS283实现四位二进制加法

六、实验总结

加法器是计算机运算中必不可少的部件之一，它用于对二进制数进行加法运算。在计算机系统中，加法器被广泛应用于算术逻辑单元(ALU)、浮点运算单元(FPU)等模块中，能够完成整数和浮点数的加、减、乘、除等基本运算。在计算机组成原理中，加法器主要学习和探讨了加法器的设计和实现原理。通过构建包括半加器、全加器和多位加法器等在内的电路模型，学生可以深入了解加法器的运行原理和组成要素，掌握二进制加法的基本操作方法。在实验过程中，需要注意电路设计的正确性和优化性，同时也需要对模拟结果进行分析和验证，以保证加法器的正确性和可靠性。

（1）通过File界面创建新文件或打开已有文件

（2）所用的原件模型必须在蓝方框内放置

（3）Proteus工具栏如下

（4）点击左侧工具栏按钮进入元件模式，再次点按钮，即可调出元件库

（1）加法器相关芯片

74HC181

8086

74S283 

（2）与、或、非门相关芯片

或门           

（1）电路图如下

（2）运行结果截图

 （3）运行结果分析

加数A3A2A1A0:0011     B3B2B1B0：1010

预期结果：1101（13）

所设计的电路输出结果为1101，与预期结果一致，实现了加法器的功能。

1.在实验过程中还应该注意一些十分关键的细节，这是得到正确实验结果的关键。如在利用74LS283进行加法器运算时，最开始忘记了连接电源和接地，导致未能得到想要的结果。后面经过查资料和调整才得到正确的运行结果

2.经过本次计算机组成原理实验，我对加法器的原理和实现有了更深入的了解。首先，我们学习了全加器的基本原理和结构，并通过搭建电路实现了一位二进制数的加法，同时掌握了级联多个全加器实现多位二进制数加法的方法。在实验中，我们使用74LS08、74LS32、74LS04等集成电路元件进行了电路设计和实现。其次，我们通过实验发现，在进行加法运算时，可能会出现进位的情况。为了解决这个问题，我们还学习了带进位的加法器，包括进位加法器（CLA）和累加器（AC）。通过实验，我们成功地构建了4位二进制数的进位加法器电路。最后，在实验报告的撰写过程中，我进一步锻炼了自己的思维能力和表达能力。通过对实验原理、实验过程和结果的总结和分析，我更好地理解了加法器的工作方式和应用场景。总之，此次计算机组成原理加法器实验不仅增强了我们的实践能力，同时也加深了我们对于加法器的理解和应用。