本实验是华科大三的核心课计算机组成原理的配套实验，设计非常良心，而且理论课和实验课都在mooc上有全套视频，地址为计算机组成原理_中国大学MOOC，实验所用的软件资源/测试电路也全部开放，地址为：计算机硬件系统设计_中国大学MOOC

sub=0时表示加法，否则减法

我们可以用8个一位全加器串行进位实现8位加法

如果要做减法就加上减数的补码，这里的补码可以按位取反（即异或1），再最低位加1（即最低位给一个进位信号）

如图所示，溢出检测判断最高位收到的进位信号和输出的进位信号即可。

如果用另一种溢出判断方法，采用运算数最高位和结果最高位进行比较：

那么这里连线的时候就要注意一个细节：

这里减数的最高位，应该是异或后的Y7，否则减法的溢出判断会出错。

所以有如下的规则： C 1 = G 1 + P 1 C 0 C_1 = G_1 + P_1C_0 C1​=G1​+P1​C0​ C 2 = G 2 + P 2 G 1 + P 2 P 1 C 0 C_2 = G_2 + P_2G1 + P_2P_1C_0 C2​=G2​+P2​G1+P2​P1​C0​ C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 C 0 C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0 C3​=G3​+P3​G2​+P3​P2​G1​+P3​P2​P1​C0​ C 4 = G 4 + P 4 G 3 + P 4 P 3 G 2 + P 4 P 3 P 2 G 1 + P 4 P 3 P 2 P 1 C 0 C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0 C4​=G4​+P4​G3​+P4​P3​G2​+P4​P3​P2​G1​+P4​P3​P2​P1​C0​

于是我们可以按照上面的公式连线： 这样就做好了并行进位，连线非常复杂。

用4位快速加法器和74182电路构建一个最快的快速加法器。对性能有要求，所以仍然要用到组间并行进位。

如果需要64位的怎么办？应该就跟从4位到16位一样，输入相应的PG信号，得到相应的进位信号。所以说74182电路像一个递归电路一样，输入4个PG值，得到4个进位值和更高阶的 P ∗ G ∗ P^* G^* P∗G∗值

这里需要32位，那么可以用两个16位的串联：

也可以按照图中的引脚，把16位的再画一遍，虽然好像没什么必要：

如图，需要 5 ∗ 4 5*4 5∗4个全加器。由于采用了斜向进位，时延缩小至 3 ∗ 8 + 1 = 25 T 3*8+1=25T 3∗8+1=25T

利用5位阵列乘法器实现6*6位的补码乘法器

因为5位阵列乘法器默认是没有符号的，所以这里要实现有符号的运算，符号位得单独运算

先求得X和Y的绝对值，正数的话直接取低5位，是负数的话先取负再取低5位：

但是这里有一个奇怪的错误，就是-32的表示：

那么怎么把得到的无符号答案转成补码呢？可以用一个多路选择器选择低位是原来的值还是取反+1的值，最高位的值作选择信号：

照着连：

需要声明几个比较重要的概念：

所以我们先把加法逻辑的部分画好，用Y当前的最低位判断本轮 ∑ \sum ∑是不变还是加X：

然后是移位逻辑，两个8bit的寄存器，每个时钟都一起右移1位，用分线器来实现：

这里有一个很坑的地方，就是ADD的进位输出端，必须要连到 s u m ′ sum' sum′的最高位。如果不连上，最高位取0的话，255x3 的计算答案就是错的。为什么呢？考虑一下手工计算的过程： 这里产生了一个进位信号，也是包含在答案里面的，但是由于寄存器的位数有限，在移位之前并不能保存，所以移位的时候不能忘了它也要右移一位放到最高位～

最后需要连的就是控制逻辑。第一个周期，我们要把Y的值送到寄存器里，再经过8个周期，数据累加和右移完成之后要控制停机，这里需要控制各个寄存器的enable端是否有效。于是需要另加一个counter记录时钟周期数，并生成时序信号LOAD和STOP：

大于8个周期时就发出STOP，让系统暂停。

然后整个电路就画好了：

我们先构造出每一种功能的输出，再根据OP的值来选择输出

逻辑左移，用一个移位器即可实现

算术右移，同样用自带的移位器，更改属性为算术

逻辑右移，同理

无符号乘法，用自带的乘法器

无符号除法，用自带的除法器

加法，用构造好的32位加法器，OF即判断最高位进位和符号位进位是否一致；UOF即判断是否有进位。注意要给出C0信号。

减法，用构造好的32位加法器。Y各位取反，C0取1，即可达到减法变加法。无符号数的减法溢出，带加减功能的ALU的进位取反后表示，有符号数的减法溢出，仍然用最高位和符号位是否相等来判断。

7~10直接用多位的与门/或门/异或门/同或门

比较器，补码型，结果0拓展（输出0和1，不是0和65535）

比较器，无符号型，结果0拓展（输出0和1，不是0和65535），再顺便给出一个equal信号

结果都构造好了之后，根据OP的值输出Result：

这样就画好了，OK测试通过