文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。

近期不断收到各位粉丝的提议，希望小编多讲些数字 IC 设计实现中的基本概念。小编想了想，干货太多了，可能有的人会觉得口渴，甚至消化不了，后续会在保持干货的同时，陆续讲些比较基础的概念。小编的公众号的内容会涉及到数字 IC 设计实现中的各个环节，从逻辑综合，布局布线，物理验证，静态时序分析，IR drop 等方面。干货多多，就看你爱不爱学习了，还没关注公众号的小伙伴们，赶紧关注了，机不可失！今天吾爱 IC 社区的小编给各位介绍 STA 中最基本的概念以及教你如何计算 setup，hold slack 以及如何计算电路的最高工作频率。想要加入吾爱 IC 微信技术交流群的朋友，请添加小编微信后，邀请入群（目前人数高于 100 人，只能邀请入群）。

什么是 STA(Staic Timing Analysis)?

静态时序分析是用于验证数字设计时序的技术之一

STA 是静态的，因为设计的分析是静态执行的，并且不依赖于在设计的输入所施加的数据值

STA 是对设计的所有时序检查的完整和详尽的验证

为什么要做 STA ?

时序分析方法只能验证由 simulus 执行的设计部分

通过时序仿真进行验证只与使用的测试向量一样详尽。

为了模拟和验证具有 10-100 万个门的设计的所有时序条件非常缓慢并且不能完全验证时序。

所以，STA 提供了更快，更简单的方法来检查和分析设计中的所有时序路径，以防止任何时序违规。

Dynamic Timing Analysis (DTA) :

动态时序分析需要全面的输入向量来检查设计中的时序路径

它确定给定输入向量集合的电路的完整行为

动态仿真可以验证设计的功能以及时序要求

动态时序分析和静态时序分析的区别如下图一所示。

图 1 DTA 和 STA 的对比

举个例子, 如果我们有 100 个输入，那么我们需要 2 的 100 次方次才能遍历完成整个分析。与静态分析相比，分析量简直是天文数字。

图 2 静态时序分析的输入和输出文件

静态时序分析中的一些专业术语:

Setup Time : 在时钟有效沿之前，输入数据必须保持稳定的最小时间，称之为建立时间。

Hold Time : 在时钟的有效沿之后，输入数据必须保持稳定的最小时间，称之为保持时间。

图 3 setup time 和 hold time

Launch 和 Capture edge :

·

Launch edge 是指时钟通过触发器来发射数据的沿 edge

Capture edge 是指时钟通过触发器捕获数据的沿 edge

Setup timing checks：

setup 检查确保数据在时钟的有效沿之前在触发器的输入端可用。

在时钟的有效边沿到达触发器之前，数据应该稳定一段时间，即触发器的建立时间，以便将数据可靠地捕获到触发器中。

setup 检查可确保从前一时钟周期启动的数据，在一个周期后能够正确捕获。

图 4 setup 检查波形图

Setup 万能套用公式：

[Tlaunch + Tck2q + Tdp] = [Tcapture + Thold]

setup 和 hold 的检查机制，也可以阅读之前推送的文章。

深入浅出讲透 set_multicycle_path，从此彻底掌握它

Slack（裕量） :

Slack 是指数据需要达到时间和实际达到时间之差。

Data Arrival Time : 数据在 datapath 上传输的时间

Data Required Time : 时钟在 clock path 上传输的时间

Setup Slack = Data Required Time – Data Arrival Time

Hold Slack = Data Arrival Time – Data Required Time

有了 setup 和 hold 概念和计算公式后，很容易就能知道如何去 fix setup and hold violation。这个很简单，大家自己多多总结。之前推送的文章数字芯片设计实现中修复 setup 违例的方法汇总 系统全面介绍过修复 setup violation 的方法，各位可以前往复习下。

介绍这些基本概念后，我们来个实战。下面这道题是某公司应届生校园招聘的笔试题目，大家做做看。计算电路最高工作频率的面试题数不胜数，几乎一大半的公司都会考这种题。目的是考察应聘者是否熟悉 setup，hold 检查的方式，是否具备基本的时序分析能力。这道题如果你还不会做或者会做错，请给自己敲个警钟。其实这道题还算简单的，如果存在多条路径到 FF2 的情况，你是否也能正确算出电路的最高工作频率呢？反正原理是一样的。

图 6 电路最高工作频率思考题

如果你对这答题的答案比较困惑，如果你很迫切想知道答案，可以转发本文到朋友圈，集齐 50 个赞，将截图发送到公众号，可以快速获取正确答案。

相关文章推荐（不看保证后悔）

数字后端面试问答 No.1-3（每日三问）

秒杀数字后端实现中 clock gating 使能端 setup violation 问题

教你轻松调 DCT 和 ICC 之间 Timing 与 Congestion 的一致性

数字芯片设计实现中修复 setup 违例的方法汇总

数字 IC 设计中 ECO 的那些事，其实并不是事！

Scan chain reordering 怎么用你知道吗？

如何评价数字后端设计中 floorplan 的好坏？

数字后端实现时 congestion 比较严重，你 hold 得住吗？

数字后端实现 place 过程进阶

Final netlist release 前，你应该做好哪些工作?

基于 Physical Aware 的动态功耗优化实现方案

深入浅出讲透 set_multicycle_path，从此彻底掌握它

【大师必备】最全的数字 IC 设计经典书籍电子版下载

你与数字后端大神的差距在这里，快来瞧瞧！

数字后端实现时 congestion 比较严重，你 hold 得住吗？

时钟树综合（clock tree synthesis）基础篇

【福利】数字 IC 后端各种 Userguide 下载

好了，今天的内容分享就到这里。另外，因为公众号更改推送规则，小编分享的每篇干货不一定能及时推送给各位。为了避免错过精彩内容，请关注星标公众号，点击 “在看”，点赞并分享到朋友圈，让推送算法知道你是社区的老铁，这样就不会错过任何精彩内容了。

如果你想和小编有更进一步的沟通交流的机会，欢迎加入小编知识星球，让我们一起学习成长，共同进步。相信在这里能让你成就一个更完美的自己。

小编知识星球简介（如果你渴望进步，期望高薪，喜欢交流，欢迎加入 ****）：

在这里，目前已经规划并正着手做的事情：

ICC/ICC2 lab 的编写

基于 ARM CPU 的后端实现流程

利用 ICC 中 CCD（Concurrent Clock Data）实现高性能模块的设计实现

基于 ARM 四核 CPU 数字后端 Hierarchical Flow 实现教程

时钟树结构分析

低功耗设计实现

定期将项目中碰到的问题以案例的形式做技术分享

基于 90nm 项目案例实现教程（ICC 和 Innovus 配套教程）

数字 IC 行业百科全书

吾爱 IC 社区知识星球星主为公众号” 吾爱 IC 社区” 号主，从事数字 ic 后端设计实现工作近八年，拥有55nm,40nm,28nm,22nm,14nm等先进工艺节点成功流片经验，成功tapeout 过三十多颗芯片。

这里是一个数字 IC 设计实现高度垂直细分领域的知识社群，是数字 IC 设计实现领域中最大，最高端的知识交流和分享的社区，这里聚集了无数数字 ic 前端设计，后端实现，模拟 layout 工程师们。

在这里大家可以多建立连接，多交流，多拓展人脉圈，甚至可以组织线下活动。在这里你可以就数字 ic 后端设计实现领域的相关问题进行提问，也可以就职业发展规划问题进行咨询，也可以把困扰你的问题拿出来一起讨论交流。对于提问的问题尽量做到有问必答，如遇到不懂的，也会通过查阅资料或者请教专家来解答问题。在这里鼓励大家积极发表主题，提问，从而促进整个知识社群的良性循环。每个月小编会针对活跃用户进行打赏。

最重要的是在这里，能够借助这个知识社群，短期内实现年薪百万的梦想！不管你信不信，反正已经进来的朋友肯定是相信的！相遇是一种缘分，相识更是一种难能可贵的情分！如若有缘你我一定会相遇相识！知识星球二维码如下，可以扫描或者长按识别二维码进入。目前已经有 881 星球成员，感谢这881童鞋的支持！欢迎各位渴望进步，期望高薪的铁杆粉丝加入！终极目标是打造实现本知识星球全员年薪百万的宏伟目标。

欢迎关注 “吾爱 IC 社区”

微信号：ic-backend2018

https://mp.weixin.qq.com/s/lovW_PCK_xn2mYMUy3hgoA