同步时序电路的设计方法 |
您所在的位置:网站首页 › 计数器是不是时序逻辑电路的 › 同步时序电路的设计方法 |
选触发器:用到 3 位二进制代码,故选用 3 个 触发器(这里选用 CP 下降沿触发 JK 触发器),分别用 F F 0 、 F F 1 、 F F 2 FF_0、FF_1、FF_2 FF0、FF1、FF2 表示 时钟方程:因为设计的是 同步七进制加法计数器 ,所以采用同步方案 C P 0 = C P 1 = C P 2 = C P CP_0=CP_1=CP_2=CP CP0=CP1=CP2=CP 输出方程:无效状态 (未出现的状态) 的对应的最小项当约束项处理 根据状态转换图用卡诺图求输出方程 状态方程:先画出次态卡诺图,再拆分开得各触发器卡诺图 由拆分卡诺图得状态方程 驱动方程:变换状态方程,使之形式与选用触发器的特性方程一致,比较后得驱动方程 JK 触发器的特性方程: Q n + 1 = J Q n ‾ + K ‾ Q n Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n Qn+1=JQn+KQn |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |