实验名称：计数与分频电路；集成触发器及应用

设计方式：原理图

难度：⚡⚡⚡⚡⚡

适用教材：郭宇锋《电工电子基础实验（第2版）》

题目位置：P226 四-1（清零和置数）、5；P224 四-2、6

寄语：寄！ 

     本次实验分为两部分，每个部分都运用了不少数电中的时序逻辑电路部分的知识，同学们预习时要好好翻课本。

    实验中还涉及了仿真过程中不定态的处理方法，在今后的时序电路设计中还会用到。

以下是实验报告正文：

一、 实验目的

        1. 掌握计数器的逻辑功能和应用。

         2. 掌握任意进制计数器的设计方法。 

        3. 掌握数字电路多个输出波形相位关系的正确测试方法。 

        4. 了解非均匀周期信号波形的测试方法。

二、 主要仪器设备及软件

        硬件：DGDZ-5 型电工电子实验箱、电脑 

        软件：ISE 14.7

三、 实验原理（或设计过程）

        1. 4 位同步二进制计数器 CB4CLE： 

        其逻辑符号如上图，输入端有：CLR 为异步清零端，L 为置数端，CE 为时钟使能端，C 为时钟输入，D3~D0 为数据输入端；输 出端有：Q3~Q0 为计数器输出端，TC 为最大值标志，CEO 为时钟使能输出（用于级联）。其功能表如下：

四、 实验电路图

五、 实验内容和实验结果

    1.用 CB4CLE 计数器才用置 0 法设计 M=7 的计数器，测试并记录 CP、Q0、Q1、 Q2、Q3 各路波形。（清零和置数）

        (1)设计过程：用 CB4CLE 构成模长 M