目录

I2C总线PCB布线注意事项：

博客其他文档可以学习：https://www.cnblogs.com/zhiqiang_zhang/

I2C总线线路的走线方式

I2C器件与I2C总线的接线方式

I2C总线连接规范

I2C总线中上拉电阻、电源电压、总线电容三者之间的函数关系

I2C上拉电阻 - raymon_tec - 博客园

　　1、在设计逻辑电路的印刷电路板的同时，其地线应该构成闭环的形式，这样可以有效的提高电路抗干扰能力。 　　2、地线应尽量的粗。我们都知道，细的线电阻较大，电阻大的话会造成接地电位随着电流的变化而变化，这样的话会导致信号电平不稳，继而造成电路的抗干扰能力下降。 　　3、要注意接地点的选择。当电路板上信号频率低于1MHz时，由于布线和元件之间的电磁感应影响很小，而接地电路形成的环流对干扰的影响较大，所以要采用一点接地，使其不形成回路。当电路板上信号频率高于10MHz时，由于布线的电感效应明显，地线阻抗变得很大，此时接地电路形成的环流就不再是主要的问题了。所以应采用多点接地，尽量降低地线阻抗。 　　4、电源线的布置除了要根据电流的大小尽量加粗走线宽度外，在布线时还应使电源线、地线的走线方向与数据线的走线方身一致在布线工作的最后，用地线将电路板的底层没有走线的地方铺满，这些方法都有助于增强电路的抗干扰能力。 　　5、数据线的宽度应尽可能地宽，以减小阻抗。 　　6、应尽可能地减少过孔的数量。要知道电路板的一个过孔就会带来大约10pF的电容效应，在高频电路中这样干扰是很大的，所以要尽可能的减少过孔的数量，再者，过多的过孔还会造成电路板的机械强度大大的减弱。

　　一般来说走线必须使总线线路的串扰和干扰最小。 　　如果PCB 板的总线长度或带状电缆超过10cm， 包括VDD 和VSS 线配线方式必须是： 　　SDA _______________________ 　　VDD _______________________ 　　VSS _______________________ 　　SCL _______________________

　　如果只有VSS 线那么配线方式必须是： 　　SDA _______________________ 　　VSS _______________________ 　　SCL _______________________ 　　如果PCB 用了VSS层和VDD层,VDD和VSS 线可忽略。

　　如果总线线路是双绞线，每条总线都可围着VSS 绕；另一种方法是SCL 线围着VSS 绕SDA 线围着VDD 绕。后者必须在两条双绞线的末端连接一个电容，使VDD 线和VSS 线解耦。

I2C总线一般再Master端和Slaver端都会加上拉电阻，PCB布局时将上拉电阻摆放在靠近Master端和Slaver端

转自：I2C器件与I2C总线的接线方式-基础电子-维库电子市场网

I2C总线允许利用不同制造工艺生产的器件以及使用不同电源电压的器件进行通信。对于电源电压固定为5×（1±10％）V的器件，其逻辑电平规定如下：   　　VILmax=1.5V（输入低电平）；   　　VIHmax＝3V（输入高电平）。   　　对于能够适应电源电压范围较宽的器件（如CMOS类），其逻辑电平规定如下：   　　VILmax＝0.3VDD（输入低电平）；   　　VIHmax＝0.7VDD（输入高电平）。

　　具有固定输入电平的I2C总线器件，可以分别单独连接适合自己的电源电压，但是公共的I2C总线上拉电阻必须连接到一个电压为5×（1±10％）V的电源上，如图1所示，其中VDD2～VDD4是由器件决定的。

　　图1 固定输入电平器件与I2C器件的连接

　　输入电平与电源电压相关联的I2C总线器件，往往也是工作电压范围较宽的一类器件，必须采用一个公共电源，I2C总线上拉电阻也连接到该电源上，如图2所示。

　　图2 输入电平随电源而变的器件与I2C器件的连接

　　当以上两种器件混合使用时，其中输入电平与电源电压相关联的一类I2C总线器件必须采用一个公共电源，I2C总线上拉电阻也连接到该电源上。其他I2C总线器件，可以分别单独使用适合自己的电源电压，如图3所示。其中VDD2和VDD的大小是由器件决定的，例如，可以是12V。

　　图3 两类器件混合与I2C器件的连接

　　另外，对于器件输入级的噪声容限还应该作以下要求：低电平噪声容限为0.1VDD，高电平噪声容限为0.2VDD。为了抑制由于环境电磁干扰在SDA和SCL线上引起的过高的尖脉冲，有必要在器件引脚上串接电阻RS。

I2C总线连接规范 - 百度文库

I2C总线中上拉电阻、电源电压、总线电容三者之间的函数关系 - 马小跳life - 博客园

I2C总线中上拉电阻、电源电压、总线电容三者之间的函数关系

在我们的实际设计中，需要清楚I2C的总线的两个特征： 1、串行数据SDA和串行时钟SCL线都是双向线路，通过一个电流源或上拉电阻Rp连接到正的电源电压+VDD，当总线空闲时这两条线路都是高电平。连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能。I2C 总线上数据的传输位速率，在标准模式下可达100kbit/s，快速模式(F/S)下可达400kbit/s，高速模式(Hs)下可达3.4Mbit/s。

2、连接到相同总线的IC数量只受到总线的最大电容400pF限制。如果总线线路的负载电容升高，位速率将逐渐下降。 总线规定使用非标准电源电压,不遵从I2C 总线系统电平规定的器件，必须将输入电平连接到有上拉电阻Rp 的VDD电压。

其中的一些术语描述如下： 1，总线输入电平的定义：低电平噪声容限是0.1VDD，高电平噪声容限是0.2VDD。VOL定义为在漏极开路或集电极开路时，有3mA下拉电流时的低电平输出电压，最大值取VOLmax=0.4V，这个3mA是指定的最小下拉电流。在一定范围内，下拉电流越大，驱动能力越强。Rpmin是电源电压的函数，即电源电压越高，Rpmin值越高。Rpmax是负载电容的函数，总线电容越大，即负载越大，Rpmax越低。

2，总线电容是线路连接和管脚的总电容，规定总线输入电流的最大值是10uA，同时规定了上升时间tr的最大值，由于高电平要求0.2VDD的噪声容限，这个输入电流限制了Rp 的最大值。总的高电平输入电流是Rpmax的函数。在电源电压一定时，总的高电平输入电流越大，Rpmax越小。总线的负载电容和上拉电阻的值决定了信号的上升时间tr，规定 trmax=300ns。时间常数等于源端阻抗和总线电容的乘积，上拉电阻太大会造成时间常数过大，从而使上升沿的斜率变小，增大了总线上升时间。   小结： 1、上拉电阻Rp的值由三个参数决定：电源电压、总线电容和连接器件的数量（输入电流+漏电流）。

2、总线电容Cb是一条总线线路连接和管脚的总，单位是pF。由于规定了上升时间，这个电容限制了上拉电阻Rp 的最大值，而电源电压限制了上拉电阻Rp 的最小值，输出级在VOLmax=0.4V 时指定的最小下拉电流是3mA。 如果总线线路的电容负载升高，位速率将逐渐下降，总线的电容负载是400pF 时的，允许最大位速率是1.7Mbit/s 。总线电容负载在100pF~400pF 时时序参数必须呈线性增加。

I2C的上拉电阻可以是1.5K，2.2K，4.7K， 电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K

(实验：接入200K上拉电阻，结果观察到信号上升时间增大，方波变成三角波）

I2C上拉电阻确定有一个计算公式：

Rmin＝{Vdd(min)-o.4V}/3mA

Rmax=(T/0.874) *c,   T=1us 100KHz, T=0.3us 400KHz

C是Bus capacitance

Rp最大值由总线最大容限（Cbmax)决定,Rp最小值由Vio与上拉驱动电流（最大取3mA)决定；

于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)

Rpmax的取值：参考周公的I2C总线规范中文版P33图39与P35图44

标准模式，100Kbps总线的负载最大容限