CMOS

集成电路

CD4017C

采用标准的双列直插式脚塑封，它的引脚排列如图

1

所示。

CC4017 

是国标型号，它

与国外同类产品

CD4017 

在逻辑功能、引出端和电参数等方面完全相同，可以直接互换。其引脚功能如

1

：

①

脚

(Y5)

，第

5

输出端；

②

脚

(Y1)

，第

1

输出端；

③

脚

(Y0)

，第

0

输出端，电路清零时，该端为高电平；

④

脚

(Y2)

，第

2

输出端；

⑤

脚

(Y6)

．第

6

输出端；

⑥

脚

(y7)

，第

7

输出端；

⑦

脚

(Y3)

，第

3

输出端；

⑧

脚

(vss)

．电源负端；

⑨

脚

(Y8)

，第

8

输出端；

⑩

脚

(Y4)

．第

4

输出端；



脚

(Y9)

．第

9

输出端；



脚

(Qco)

，级联进位输出端，每输入

10 

个时钟脉冲，就可得一个进位输出脉冲，因此进位输出信号可作为下一级

计数器的时钟信号。



脚

(EN)

，时钟输入端，脉冲下降沿有效；



脚

(CP)

，时钟输入端．脉冲上升沿有效；



脚

(R)

，清零输入端，在

“R”

端加高电平或正脉冲时，

CD40171C 

计数器中各计数单元输出低电平

“0”

，

在译码器中只

有对应

“0”

状态的输出端

Y0 

为高电平；



脚

(VDD)

，电源正端．

3

～

18V 

直流电压。

CD40171C 

内部逻辑电原理图如图

1-2 

所示。它是由十进制计数器电路和时序译码电路两部分组成。其中的

D 

触发

器

Fl

～

F5 

构成了十进制约翰逊计数器，门电路

5

～

14

构成了时序译码电路。约翰逊汁数器的结构比较简单．它实质上

是一种串行移位寄存器。除了第

3 

个触发器是通过门电路

15

、

16 

构成的组合逻辑电路作用于

F3 

的

D3 

端以外，其余

各级均是将前一级触发器的输出端连接到后一级触发器的输入端

D 

的，计数器最后

—

级的

Q5 

端连接到第一级的

D1 

端。这种计数器具有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码，且译码输出无过渡脉冲干扰等

特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。

约翰逊计数器状态如表

1-1

所示。