电路_fpga: 不是这么计算的，这个你要搞清楚的话，需要知道gtx这种底层的涉及，所有上层IP都是在GTX这种底层IP基础上开发的。 首先一般需要通过MMCM给GTX提供两个时钟，一个是用户接口时钟userclk2，另一个是内部PCS传输数据的时钟userclk，userclk的频率与PMA的并行数据时钟频率一致，线速率除以PCS与PMA传输并行数据位宽就可以得到userclk频率。 当内部只能使用QPLL时，PCS与PMA传输的数据位宽为32位，10G除以32得到312.5MHz。然后用户接口数据位宽是64位，为了保证带宽一致，那么userclk2的频率就是userclk的一半了，所以用户接口的时钟频率为156.25MHz。 如果还不清楚的话，可以查看我的博客，在高速收发器发送通道那一章节详细讲解过。

qwq_5518877: 这个东西的历程代码 读出数据的速度非常慢

qq_46321979: 可以出一期时序优化的案例吗？

fakerrrrrrrrrrrr: 博主跟上位机的链接是通过数据线还是无线模块连接的呢？

陈进财a: “老乡“，中！！