1 设计要求

       以蜂鸣器演奏《世上只有妈妈好》的片段为例，用FPGA设计一个乐曲演奏系统。

2 设计原理

2.1 蜂鸣器的结构原理

 　　蜂鸣器是一种一体化结构的电子讯响器，采用直流电压供电，广泛应用于计算机、打印机、复印机、报警器、电子玩具、汽车电子设备、电话机、定时器等电子产品中作发声器件。蜂鸣器主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型。

　　按照内部有无振荡源可以为有源蜂鸣器和无源蜂鸣器。有源蜂鸣器内部带振荡源，所以只要一通电就会发生声音；而无源内部不带振荡源，所以如果用直流信号无法令其鸣叫。必须用一定频率的方波去驱动它，如下图所示。

     蜂鸣器“鸣叫”需要的电流较大，故而采用三极管进行驱动， FPGA 控制三极管是否导通。

 2.2 简谱分析

        乐曲能连续演奏所需要的两个基本数据是：组成乐曲的每个音符的频率值（音调）和每个音符持续的时间（音长）。要演奏乐曲必须考虑两个方面，一个音符或音调，另一个是音长或节拍。本项目研究如何利用蜂鸣器演奏歌曲《世上只有妈妈好》。下图为《世上只有妈妈好》的简谱。

　　简谱用来记录、传播音乐的工具。在简谱中，用以表示音的高低及相互关系的基本符号为七个阿拉伯数字，即１、２、３、４、５、６、７，唱作do、re、mi、fa、sol、la、si，称为唱名。

（1）音的高低（音调）

       单用以上七个音是无法表现众多的音乐形象的。在实际作品中，还有一些更高或更低的音，如在基本音符上方加记一个"·"，表示该音升高一个八度，称为高音；加记两个" ："，则表示该音升高两个八度，称为倍高音。在基本音符下方加记一个"·"，表示该音降低一个八度，称为低音；加记两个" ："，则表示该音降低两个八度，称为倍低音。在一般歌曲中，无论是在基本音符上方或下方加记两个以上的"·"的音符都是很少见的。

（2）音的长短（音长）

　　在简谱中，1、2、3、4、5、6、7这七个基本音符，不仅表示音的高低，而且还是表示时值长短的基本单位，称为四分音符，其他音符均是在四分音符的基础上，用加记短横线"-"和附点"·"表示。简谱中用线(减时线、增时线、连音线)、点（符点音符）休止符来表示音的长短。

　　在基本音符右侧加记一条短横线，表示增长一个四分音符的时值。这类加记在音符右侧、使音符时值增长的短横线，称为增时线。增时线越多，音符的时值越长。

　　在基本音符下方加记一条短横线，表示缩短原音符时值的一半。这类加记在音符下方、使音符时值缩短的短横线，称为减时线。减时线越多，音符的时值越短。

在简谱中，加记在单纯音符的右侧的、使音符时值增长的小圆点"·"，称为附点。加记附点的音符称为附点音符。附点本身并无一定的长短，其长短由前面的单纯音符来决定。附点的意义在于增长原音符时值的一半，常用于四分音符和小于四分音符的各种音符之后。

休止符，用来表示音乐停顿的符号。

（3）音的强弱

    曲谱中有规则的竖线，称小节线。作用是划分小节内的拍数，明确节拍音的强弱规律。 拍子是节拍的时值单位，如2/4、3/4、3/8、6/8 等，表示每小节有几拍/几分音符为一拍。如二拍子:   强、弱 | 强、弱 |……，三拍子:   （强、弱、弱 | 强、弱、弱|），四拍子:   （强、弱、次强、弱）；等等。

（4）调号与定调

    1234567是do、re、mi、fa、so、la、xi。这是音的唱名。那么音名是，1是C，2是D，3是E，4是F，5是G，6是A，7是B。比如说D调，就会表明，1＝D，而D是do　re　mi的re的音名。所以1＝D的意思就是这个调的do就是re的位置。以此类推，所有的音符都会随着do的变化而变化。C调就是没有升降号 12345671。 那G调为一个升号升4 为567123#45 1=G. D调两个#号为23#4567#12 1=D 其它调类似推出。

（5）各个音符对应的频率

      在音乐中有十二平均律的规定：每两个八度音之间的频率相差一倍，在两个八度音之间又分为十二个半音，

2.3  架构设计

此设计共分4各模块：

addr_ctrl模块（地址控制模块）：每1/4秒让地址进行加1，共有64个音符，故而输出地址采用6位即可。本模块中首先设计1/4秒的计时器。当到1/4秒时，让输出的addr进行变化：小于63时，进行加1操作；等于63时，进行清零操作。此时蜂鸣器将不断的重复播放这个音乐。

music_mem模块（音符存储模块）：根据简谱将64个音符存储起来，然后根据外部的地址，将储存的音符进行输出。

music_freq模块（音符转换频率模块）：根据输入的音符以及不同音符所对应的频率，输出对应的频率值。

wave_gen模块（产生对应频率的方波）：根据输入的频率值，产生对应频率的方波。产生方波的方法采用计时器计时半个周期，然后进行取反。利用时钟的频率（50MHz）除以想要的波形的频率，得出分频比，将分频比除以2，得到半个周期的计数值。

信号

说明

端口/连线

FPGA引脚

clk

系统时钟，50MHz；

输入端口

rst_n

复位信号，低电平有效；

输入端口

Addr[5:0]

查找音符的地址，存储器存有64个字符，地址线为2^6；

内部连线

Music[8:0]

音符，[8:6]为高音，[5:3]为中音，[2:0]为低音；如中音1，编码为000_001_000;

内部连线

Freq[10:0]

音符所对应的频率

内部连线

beep

对应频率的方波

输出端口

3 设计与实现

3.1 地址控制模块