反向偏置-pn结漏电流

亚阈值漏电流

排水诱导势垒降低

V th滚降

工作温度的影响

隧穿进入和通过栅极氧化层漏电流

热载流子从衬底注入到栅氧化层导致的漏电流

栅极感应漏极降低 (GIDL) 导致的泄漏电流

在继续之前，请确保您熟悉 MOS 晶体管的基本概念， 这将为您准备以下信息。

MOS晶体管中的漏极/源极和衬底结在晶体管工作期间被反向偏置。这会导致器件中出现反向偏置的漏电流。这种漏电流可能是由于反向偏置区域中少数载流子的漂移/扩散以及雪崩效应导致的电子空穴对的产生。pn结反向偏置漏电流取决于掺杂浓度和结面积。

对于漏极/源极和衬底区域的重掺杂 pn 结，带间隧穿 (BTBT) 效应在反向偏置漏电流中占主导地位。在带间隧穿中，电子直接从 p 区的价带隧穿到 n 区的导带。BTBT 对于大于 10 6 V/cm 的电场是可见的。

请注意，在本文的上下文中，我们将隧穿现象定义为即使电子的能量远小于势垒时也会发生。 

当栅极电压小于阈值电压 (V th ) 但大于零时，称晶体管偏置在亚阈值或弱反型区域。在弱反演中，少数载流子的浓度很小但不为零。在这种情况下，对于 |V DS |的典型值 > 0.1V 并且整个电压降发生在漏-衬底 pn 结上。

漏极和源极之间平行于Si-SiO 2界面的电场分量很小。由于这个可以忽略的电场，漂移电流可以忽略不计，亚阈值电流主要由扩散电流组成。

亚阈值漏电流主要是由于漏极引起的势垒降低或 DIBL。在短沟道器件中，漏极和源极的耗尽区相互作用，降低了源极的势垒。然后，源能够将电荷载流子注入通道表面，从而导致亚阈值泄漏电流。

DIBL 在高漏极电压和短沟道器件中很明显。

MOS 器件的阈值电压由于沟道长度减小而降低。这种现象称为 V th 滚降（或阈值电压滚降）。在短沟道器件中，漏极和源极耗尽区进一步进入沟道长度，耗尽一部分沟道。

因此，需要较小的栅极电压来反转沟道，从而降低阈值电压。这种现象对于较高的漏极电压很明显。阈值电压的降低增加了亚阈值漏电流，因为亚阈值电流与阈值电压成反比。

温度也在泄漏电流中起作用。阈值电压随温度升高而降低。或者，换句话说，亚阈值电流随着温度的升高而增加。

在短沟道器件中，薄的栅极氧化物会在 SiO 2层上产生高电场。具有高电场的低氧化物厚度导致电子从衬底隧穿到栅极以及从栅极通过栅极氧化物隧穿到衬底，从而产生栅极氧化物隧穿电流。

考虑如图所示的能带图。

第一个图，图 2(a)，是一个平带 MOS 晶体管，即其中不存在电荷。

当栅极端子正偏时，能带图发生变化，如第二张图所示，图 2(b)。强烈反转表面处的电子隧道进入或穿过SiO 2层，从而产生栅极电流。

另一方面，当施加负栅极电压时，来自 n+ 多晶硅栅极的电子隧道进入或穿过 SiO 2层，从而产生栅极电流，如图 2(c) 所示。

在栅极和衬底之间主要有两种隧道机制。他们是：

Fowler-Nordheim 隧穿，其中电子隧穿三角形势垒

直接隧穿，其中电子隧穿梯形势垒

您可以在上面的图 3(a) 和 3(b) 中看到两种隧道机制的能带图。

在短沟道器件中，衬底-氧化物界面附近的高电场激发电子或空穴，它们穿过衬底-氧化物界面进入氧化物层。这种现象称为热载流子注入。

这种现象比空穴更容易影响电子。这是因为与空穴相比，电子具有较小的有效质量和较小的势垒高度。

考虑具有 p 型衬底的 NMOS 晶体管。当栅极端有负电压时，正电荷仅在氧化物-基板界面处积聚。由于在衬底上积累的空穴，表面表现为比衬底更重掺杂的 p 区。

这导致沿漏极 - 衬底界面的表面处的耗尽区更薄（与体中耗尽区的厚度相比）。

由于薄的耗尽区和较高的电场，会发生雪崩效应和带间隧道效应（如本文第一部分所述）。因此，在栅极下方的漏区中产生少数载流子，并被负栅极电压推入衬底。这增加了泄漏电流。

在短沟道器件中，由于漏极和源极接近，两个端子的耗尽区会聚在一起并最终合并。在这种情况下，据说发生了“穿透”。

穿通效应从源头降低了大多数载流子的势垒。这增加了进入衬底的载流子的数量。其中一些载流子被漏极收集，其余载流子产生漏电流。

今天小编带来了：ISSCC2022套餐，里面有文章、PPT、Tutorial等，同学可以拿回去自己学习研究。

1、深入理解SerDes（Serializer-Deserializer）之一

2、深入理解SerDes（Serializer-Deserializer）之二

3、科普：深入理解SerDes（Serializer-Deserializer）之三

4、资深工程师的ESD设计经验分享

5、干货分享，ESD防护方法及设计要点！

6、科普来了，一篇看懂ESD（静电保护）原理和设计！

7、锁相环(PLL)基本原理 及常见构建模块

8、当锁相环无法锁定时，该怎么处理的呢？

9、高性能FPGA中的高速SERDES接口

10、什么是毫米波技术？它与其他低频技术相比有何特点？

11、如何根据数据表规格算出锁相环（PLL）中的相位噪声

12、了解模数转换器（ADC）：解密分辨率和采样率

13、究竟什么是锁相环（PLL）

14、如何模拟一个锁相环

15、了解锁相环（PLL）瞬态响应

16、如何优化锁相环（PLL）的瞬态响应

17、如何设计和仿真一个优化的锁相环

18、锁相环（PLL） 倍频：瞬态响应和频率合成

19、了解SAR ADC

20、了解 Delta-Sigma ADC

21、什么是数字 IC 设计？

22、什么是模拟 IC 设计？

23、什么是射频集成电路设计？

24、学习射频设计：选择合适的射频收发器 IC

25、连续时间 Sigma-Delta ADC：“无混叠”ADC

26、了解电压基准 IC 的噪声性能

27、数字还是模拟？I和Q的合并和分离应该怎么做？

28、良好通信链路性能的要求：IQ 调制和解调

29、如何为系统仿真建模数据转换器？

30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）

31、使用有效位数 (ENOB) 对 ADC 进行建模

32、以太网供电 (PoE) 的保护建议

33、保护高速接口的设计技巧

34、保护低速接口和电源电路设计技巧

35、使用互调多项式和有效位数对 ADC 进行建模

36、向 ADC 模型和 DAC 建模添加低通滤波器

37、揭秘芯片的内部设计原理和结构

38、Delta-Sigma ADCs中的噪声简介（一）

39、Delta-Sigma ADCs中的噪声简介（二）

40、Delta-Sigma ADCs 中的噪声简介（三）

41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）

42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）

43、放大器噪声对 Delta-Sigma ADCs 的影响（一）

44、放大器噪声对 Delta-Sigma ADCs 的影响（二）

45、参考电压噪声如何影响 Delta Sigma ADCs

46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声

47、时钟信号如何影响精密ADC

48、了解电源噪声如何影响 Delta-Sigma ADCs

49、运算放大器简介和特性

50、使用 Delta-Sigma ADCs 降低电源噪声的影响

51、如何设计带有运算放大器的精密电流泵

52、锁定放大器的基本原理

53、了解锁定放大器的类型和相关的噪声源

54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术

55、干货！《实用的RFIC技术》课程讲义

56、如何在您的下一个 PCB 设计中消除反射噪声

57、硅谷“八叛徒”与仙童半导体（Fairchild）的故事!

1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi

2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）

3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）

4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs

5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）

6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）

7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动

8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi

9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块

10、免费公开课：ISSCC2020-小数N分频数字锁相环设计

11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）

12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础

13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础

摩尔学堂（www.moorext.com）--摩尔学堂专注于半导体人才培训，在线学习服务平台!