本文首发在我的面包板博客上，本文有个推荐阅读的前篇：《同样是台积电 7nm，苹果和华为的 7nm 其实不一样》

本文的“下篇”参见：

其实 Intel 的 10nm 工艺是 2、3 年前就已经有国外媒体和机构介绍过的，一直都想整理出来与各位爱好者分享。不过先前忙，始终没有时间去整理。这次期望抽几个周末来搞定这篇姗姗来迟的文章。我在想，这种文章理论上的确是定位于像我这样的半导体技术爱好者，作为拓展见闻的一种方式存在。

恰巧 Intel 也在 8 月的 Arch Day 2020 举办线上活动——是以闭门的形式。会上的重点内容自然就是 Tiger Lake 处理器（Willow Cove 核心）还有 Xe 图形处理器了。Tiger Lake 的升级重点之一就是 10nm SuperFin 改进版工艺——很多人不知道的是，从 Intel 初代 10nm 工艺问世，到 Ice Lake 应用 10nm+，到这一代 Tiger Lake 已经算是 Intel 的第三代 10nm 技术了，而 10nm SuperFin 大概才是 Intel 真正成熟的 10nm 工艺。

有关 Willow Cove 处理器核心，以及 Xe GPU 的内容，因为本身也都是很庞大的话题，所以未来会单独成文（虽然不知道是何年何月）。另外，在本文写到一半的时候，我发现文章篇幅实在是太长了，所以决定把这篇文章剖成上下两篇来刊，本文是上篇。

这里提醒一下，某些英文单词我在文章里没有翻译成中文，是因为我觉得中文的表达可能欠妥，或者有些词我不知道应该怎么翻译成中文。比如我觉得 gate 译作“栅”其实是挺让人费解的。所以在我看来，某些东西没有必要去尝试理解其中文的表意。比如你知道晶体管的某个部分叫 gate 就可以了，至于这东西究竟算是门、闸还是栅，那都无关紧要。

一个更为典型的例子，在本文中是 Contact Over Active Gate，我觉得译作中文以后将让人非常难以理解。对这个词而言，你有一定的英文基础，并且读到相应位置，应该自然能理解它表达的是什么意思。

这里强调一次，本文的素材主要来自 AnandTech、Wikichip、Semiconductor Engineering，以及 Solid State Technology 和 TechInsights，我对某些内容进行了二次演绎；其中的数据与内容是经过了这些媒体与机构大量努力与研究得到的，这些都不是我的研究成果，我只扮演翻译、注释和学习的角色。个人水平有限，存在理解错误之处，也欢迎各位指正。

Intel 的 10nm 工艺最早其实可以追溯到 Cannon Lake 时代——很多对 Intel 产品不熟的人，应该都不知道 Cannon Lake 的存在——这才是 Intel 首款应用了 10nm 工艺的 CPU 产品。那是 2018 年的事情了——Cannon Lake 芯片最早亮相是在 2017 年的 CES 消费电子展上。但因为工艺不成熟，Cannon Lake 始终未能大规模面世——只在极个别的小众机型上稍稍地露了个面，不仅只有双核心，而且还禁用了集成的 GPU——很大程度表明良率问题大，Cannon L