8086/8088、寻址方式、汇编指令、转移指令、中断、8253、8255、8259 必须知道的基础就不标★了 PDF打印版下载：微机原理简答题整理PDF版

1、 简述微机的组成及功能★

微机主要有存储器、I/O设备和I/O接口、CPU、系统总线、操作系统和应用软件组成，各部分功能如下：

CPU：统一协调和控制系统中的各个部件

系统总线：传送信息

存储器：存放程序和数据

I/O设备：实现微机的输入输出功能

I/O接口：I/O设备与CPU的桥梁

操作系统：管理系统所有的软硬件资源

2、 说明微型计算机系统的工作过程

微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。

3、微型计算机系统由哪些功能部件组成?试说明”存储程序控制”的概念。★

微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。

“存储程序控制”的概念可简要地概括为以下几点：

① 计算机（指硬件）应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。

② 在计算机内部采用二进制来表示程序和数据。

③ 将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，使计算机在不需要人工干预的情况下，自动、高速的从存储器中取出指令加以执行，这就是存储程序的基本含义。

④ 五大部件以运算器为中心进行组织。

4、 冯·诺依曼计算机的基本设计思想是什么?★

采用二进制形式表示数据和指令。指令由操作码和地址码组成。

将程序和数据存放在存储器中，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。

指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。 计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。

5、 简述微型计算机总线的性能指标★

微型计算机总线的主要职能是负责计算机各模块间的数据传输，对总线性能的衡量也是围绕这一性能而进行的。性能中最重要的是数据传输率，另外，可操作性、兼容性和性能价格比也是很重要的技术特征。具体来说，总线的主要性能指标有以下几项：

(1)总线宽度：以位数表示。

(2)标准传输率Mb/s：是总线工作频率与总线宽度的字节数之积。

(3)时钟同步/异步：总线中与时钟同步工作的称为同步总线；与时钟不同步工作的称为异步总线。这取决于数据传输时源模块与目标模块间的协议约定。(4)信号线数：这是地址总线、数据总线和控制总线线数的总和。信号线数和系统的复杂程度成正比关系。

(5)负载能力：以系统中可以连接的扩展电路板数表示。

(6)总线控制方法：包括突发传输、并发工作、自动配置、仲裁方式、逻辑方式、中断方式等项内容。

(7)扩展板尺寸：这项指标对电路板生产厂家很重要。

(8)其他指标：电源是5V还是3V，能否扩展64位宽度等。

任何系统的研制和外围模块的开发，都必须服从其采用的总线规范。

6、 8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么?

按功能可分成两大部分：执行单元和总线接口单元。

总线接口部件 （BIU）

执行部件（EU）

4个通用寄存器

4个专用寄存器

状态标志寄存器 F

9个标志位，

6个状态标志位：CF PF AF ZF SF OF

3个控制标志位 : TF IF DF

CF: 进位标志位——运算结果的最高位有进位或有借位，有进位借位CF=1

PF：奇偶标志位——运算结果低 8 位中“1”的个数为偶数时PF=1,奇数为0

AF：辅助进位标志位——运算结果的低四位有进位或借位，有进位借位AF=1

ZF：零标志位——运算结果为0时ZF=1,不得0时ZF=0

SF：符号标志位——运算结果（最高位）为负，就置1；结果为正，就置0

TF：定时器溢出标志——对程序进行单步跟踪

IF：中断允许标志位——1响应可屏蔽中断请求，0不响应可屏蔽中断请求

DF：方向标志位——方向标志位，1减地址，0增地址

OF：溢出标志位——运算结果有溢出OF=1，无溢出OF=0

算数逻辑部件ALU (算术运算和逻辑运算)

7、 8086的存储器空间最大可以为多少?怎样用16位寄存器实现对20位地址的寻址?完成逻辑地址到物理地址转换的部件是什么?★

8086的存储器空间最大可以为220（1MB）

8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址，即在8086系统中，物理地址=段地址×10H＋偏移地址。

8、 8086对存储器的管理为什么采用分段的办法?★

8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围 (1MB，20位地址)。若不用分段方法，16位地址只能寻址64KB空间

9、什么是8086中的逻辑地址和物理地址?逻辑地址如何转换成物理地址?

物理地址：在处理器地址总线上输出的地址称为物理地址。每个存储单元有一个唯一的物理地址。

逻辑地址：在处理器内部、程序员编程时采用逻辑地址，采用“段地址：偏移地址“形式。某个存储单元可以有多个逻辑地址，即处于不同起点的逻辑段中，但其物理地址是唯一的。

逻辑地址转换成物理地址：逻辑地址由处理器在输出之前转换为物理地址。将逻辑地址中的段地址左移二进制4位（对应16进制是一位，即乘以16），加上偏移地址就得到20位物理地址。

10、 8086/8088微处理器内部有哪些寄存器，它们的主要作用是什么?

执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。AX、BX、CX、DX一般作为通用数据寄存器。SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。

总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。

11、8086/8088的引线及功能★★★★★

分两种：一种8088组态有关的线，另一类是与组态无关的线

(1)MN/MX 控制8088工作与什么组态。接电源（+5V），8088处于最小组态，接地，8088处于最大组态

(2)最小组态下的控制信号线

IO/M 输入输出/存储器选择信号.输出低电平→访存；输出高电平→访问I/O端口

WR 写信号.低电平有效，在执行存储器或I/O端口的写操作时输出的一个选通信号

INTA 中断响应信号.低电平有效.是8088响应外部INTR而发出的中断响应信号

ALE 地址锁存允许信号. 是8088发出的选通脉冲，将AD7～AD0和A19/S6 A16/S3上出现的地址锁存到外部地址锁存器中

DT/R 数据发送/接收信号. 低电平→接收数据，高电平→发送数据

DEN 数据允许信号.低电平有效

SSO 系统状态输出信号.与IO/M、DT/R一起，反映8088所执行的操作

HOLD 保持请求信号.用于直接存储器存取操作，即DMA请求输入信号

HLDA 保持响应信号.DMA响应回答信号

(3)最大组态下的控制信号线

S2，S1，S0 3个状态信号. 其译码输出作为8088工作在最大组态时，对存储器和I/O端的口读/写操作信号. 3个状态信号与CPU所执行的操作见P67,表4-2

RQ/GT0、RQ/GT1 总线请求/允许信号. 双向，低电平有效. 两个外设同时发出总线请求时，RQ/GT0优先权高于RQ/GT1

LOCK 锁定信号.低电平有效.该信号由前缀指令LOCK使其有效；有效时，别的总线设备不能取得对系统3总线的控制权

QS0，QS1 队列状态信号.用于提供8088指令队列状态

(4)与组态无关的引线

RD 读选通信号.低电平时有效，表示正在进行存储器或I/O读操作

READY 准备就绪信号.是CPU寻址的存储器或I/O口送来的响应信号

TEST 测试信号.它是由WAIT指令测试的信号.低电平时，执行WAIT后面的指令；高电平时，CPU进入空转等待状态

INTR 中断请求信号.它是外设发来的可屏蔽中断请求信号，可由标志寄存器中的中断允许标志位来屏蔽

NMI 非屏蔽中断请求信号.它是边沿触发信号，是不可屏蔽的

RESET 复位信号

VCC 电源线要求加5V±10%的电压

GND 地线8086/8088有两条地线，这两条地线都要接地

CLK 时钟信号一般由时钟信号发生器8284输出，它提供8088的定时操作.8088的标准时钟频率为5MHz

12、 INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么?

INTR是可屏蔽请求信号

中断响应信号

NMI是不可屏蔽中断请求信号

ALE是地址锁存允许信号

HOLD总线请求信号

HLDA总线请求响应信号。

13、 在8086CPU中，BHE信号的作用是什么?试说明当CPU访问存储单元的起始地址为奇地址或偶地址、一次读写一个字节或一个字时，BHE和A0各自的状态

在 8086CPU 中，BHE 信号是高 8 位允许，若BHE 为 0 则表示数据总线的高 8 位（D8~D15）有效，若BHE 为 1，高 8 位无效。当 CPU 访问存储单元的起始地址为奇地址、并且一次读写一个字节时，BHE 为 0，A0 为 1；当起始地址为偶地址、一次读写一个字节时，BHE 为 1，A0=0；当起始地址为奇地址、一次读写一个字时，CPU 需要两次访问存储器，即需要 2 个总线周期，第一个总线周期BHE 为 0，A0 为 1，从奇地址读一个字节；第二个总线周期BHE 为 1，A0 为 0，从偶地址读一个字节。当起始地址为偶地址、一次读写一个字时，BHE 为 0，A0 为 0，为对准好的字，只需要启动一次总线操作。

13、8086微处理器有哪几种工作模式?各有什么特点?

8086微处理器有最大和最小工作模式。

在最小模式下：8086 CPU直接产生全部总线控制信号（DT/R，DEN，ALE，M/IO）和命令输出信号（RD，WR，INTA）并提出请求访问总线的逻辑信号HOLD，HLDA。

在最大工作模式下，必须配置8288总线控制器，并且根据8086提供的状态信号S2，S1，S0，输出读写控制命令，可以提供灵活多变的系统配置，以实现最佳的系统性能。

14、 在8088的工作过程中，什么情况下会产生Tw?具体发生在什么时刻?

当8088进行读写存储器或I/O接口时，如果存储器或I/O接口无法满足CPU的读写时序（来不及提供或读取数据时），需要CPU插入等待状态Tw。在读写总线周期的T3和T4之间插入Tw。

15、为什么8088需要用地址锁存器？★

8088在访问存储器或I/O设备时，低8位/高4位地址与数据/状态分时复用，先输出地址，后输出数据/状态，为了不使先送出的地址丢失，用8088组建系统时，必须用地址锁存器

16、什么是指令周期，总线周期，时钟周期

时钟周期是 CPU 工作的时间基准，由计算机的主频决定。时钟周期又称为 T 状态。

总线周期是 CPU 完成一次访问存储器或 I/O 端口操作所需要的时间。

执行一条指令所需要的时间称为指令周期

17、为什么说8088CPU是准16位处理器？8086CPU是16位处理器？

8088的外部数据总线宽度是8位，内部数据总线宽度是16位，所以被称为准16位处理器

8086的外部数据总线宽度是16位，内部数据总线宽度是16位，所以被称为16位处理器

**18、在最小模式下，8086CPU一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU做了哪些工作?**★

8086 一个基本的总线周期由 4 个时钟周期（T1，T2，T3，T4）组成

T1：CPU 向数据/地址分时复用总线上发出访问存储器或 I/O 端口的地址信息。

T2：CPU 从总线上撤销地址，发出 读控制信号，使复用总线的低 8 位处于高阻状态

T3：数据/地址分时复用总线的低 8 位上出现从内存或 I/O 端口读入的数据。

T4：8086 完成数据传送，控制信号变为无效，结束总线周期。

19、8086系统中的寻址空间采用什么节奏，用什么信号作为体选信号

8086系统中的存储器空间采用分体结构。将1MB的存储器空间分为奇地址存储体和偶地址存储体，各为512KB。奇地址存储体的数据线与系统数据总线高八位相连，用BHE=0作为选通信号。偶地址存储体的数据线与系统数据总线低八位相连，用A0=0作为选通信号。

20、在8086CPU构成的系统中，什么是存储器的规则字和非规则字？8086微处理器对一个规则字和一个非规则字读写时，有什么差别？

①规则字是在存储器中存储的起始地址为偶数（地址最低位 A0为 0）的字数据，非规则 字是指在存储器中存储的起始地址为奇数（地址最低位 A0为 1）的字数据

②规则字读写需要一个总线周期，发送 A0为 0，BHE 为 0，一个总线周期读写一个字。

③非规则字读写需要两个总线周期。第一个总线周期读写时先读取偶存储体（或偶地址） 数据，A0为 1，BHE 为 0，取得高 8 位数据，第二个总线周期读取奇存储体（奇地址）数 据，A0为 0，BHE 为 1，取得低 8 位数据

1、 简述半导体存储器的主要技术指标★。

⑴ 位表示方法。以存储器中的存储地址总数与存储字位数的乘积表示。如1K×4位，表示该芯片有1K个单元（1K＝1024），每个存储单元的长度为4个二进制位。

⑵ 字节表示方法。以存储器中的单元总数表示（一个存储单元由8个二进制位组成，称为一个字节，用B表示）。如128B，表示该芯片有128个单元。

2）存储速度。存储器的存储速度可以用两个时间参数表示，一个是“存取时间”，定义为从启动一次存储器操作到完成该操作所经历的时间；另一个是“存储周期”，定义为启动两次独立的存储器操作之间所需的最小时间间隔。

可靠性。存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF越长，可靠性越高。

性能/价格比。这是一个综合性指标，性能主要包括上述三项指标：存储容量、存储速度和可靠性，对不同用途的存储器有不同的要求。

2、 RAM有几种，各有什么特点?ROM有几种，各有什么特点?★

RAM有两种，（1）SRAM(静态RAM)，它采用触发器电路构成一个二进制位信息的存储单元，这种触发器一般由6个晶体管组成，它读出采用单边读出的原理，写入采用双边写入原理；（2） DRAM（动态RAM），动态随机存取存储器，需不断刷新才能保存数据，集成度高，一般是行列地址复用

ROM有5种，固定掩摸编程ROM、可编程PROM、紫外光擦除可编程EPROM、电可檫除的可编程EEPROM和闪速存储器。

3.什么时DRAM,什么是SRAM，各自什么特点

DRAM动态随机存储器，记忆单元是电容，随着时间的推移，电容上的电荷容易衰减，造成存储信息丢失，需要定期给电容补充电荷进行刷新，DRAM集成度高，功耗小，存取速度慢，一般用来组成大容量的主存系统；

SRAM静态随机存储器，记忆单元是双稳态触发器，只要通电，保存的信息就不会丢失，SRAM存取速度快，集成度低，功耗较大，一般用来组成高速缓冲存储器

4、触发器，寄存器，存储器之间的关系，4位缓冲器电路图★

寄存器(register)是由触发器组成的。

一个触发器就是一个一位寄存器。由多个触发器可以组成一个多位寄存器，存储器(memory)是计算机的主要组成部分。它既可用来存储数据，也可用以存放计算机的运算程序。

存储器由寄存器组成，可以看做一个寄存器堆，每个存储单元实际上相当于一个缓冲寄存器

5、 在对存储器芯片进行片选时，全译码方式、部分译码方式和线选方式各有何特点?

全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码，采用全译码法,每个存储单元的地址都是唯一的,不存在地址重叠，但译码电路较复杂,连线也较多。

部分译码法是将高位地址线中的一部分(而不是全部)进行译码，产生片选信号，采用部分译码法时，由于未参加译码的高位地址与存储器地址无关，因此存在地址重叠问题。

线选法是直接以系统的地址线作为存储器芯片的片选信号，线选法只需把用到的地址线与存储器芯片的片选端直接相连即可，总线使用少。

6**、 简述存储器扩展的类型。**

位扩展：当存储器的容量要求与芯片的容量相同，但位数不同，就需要进行位上扩展。

字扩展：当存储器的位数与芯片的相同，但是容量不足时，就需要在字上扩展。

字位同时扩展：是指在内存容量和数据位长宽两个方向上同时扩展。

当需要组成的内存容量为M×N时，若已有芯片为m×n，所需芯片数＝（M∕m）×（N∕n）。

1、 8086语言指令的寻址方式有哪几类?用哪一种寻址方式的指令执行速度最快?★

数据操作数的寻址方式有七种，分别为：立即寻址，寄存器寻址，直接寻址，寄存器间接寻址，寄存器相对基址变址和相对基址变址寻址。其中寄存器寻址的指令执行速度最快。

立即>寄存器>直接>间接

1、 汇编语言程序的开发有哪4个步骤，分别利用什么程序完成、产生什么输出文件。

编辑：用文本编辑器形成一个以ASM为扩展名的源程序文件。

汇编：用汇编程序将ASM文件转换为OBJ模块文件。

连接：用连接程序将一个或多个目标文件链接成一个EXE或COM可执行文件。

调试：用调试程序排除错误，生成正确的可执行文件。

2、什么是变量？变量有哪三个属性

变量通常指存放在存储单元里的值

都具有以下三个属性：段属性、偏移属性、类型属性。

2、汇编语言源程序基本框架★★★★★

1、 8086最多可以有多少级中断?按照产生中断的方法分为哪两大类?

有8级；按照产生中断的方法可分为硬件中断和软件中断。

2、什么是中断源，识别中断源有哪些方法？

引起中断或发出中断申请的来源，称为中断源

识别方法

①每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口 地址，CPU 一旦检测到某条信号线有中断申请，就进入相应的中断服务程序。

②向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在 CPU 响应 了它的中断请求后输出一个中断向量，CPU 根据这个中断向量能够获得该中断源程序的入 口地址，从而为其服务

3、 什么是中断?什么是中断向量?什么是中断向量表？中断向量表的地址范围?★★

中断就是CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序；

中断向量是中断处理子程序的入口地址；

中断向量表：存放所有中断的中断服务程序的入口地址（中断服务子程序的入口地址(中断向量)：INT n n*4）256个中断源。

中断向量表位于从内存地址00000H开始，到003FFH，占1K字节存储单元, 中断服务程序的偏移地址和段地址分别填入4n和4n+2两个字单元

4、 CPU相应中断的条件是什么?★

CPU响应可屏蔽中断的条件是：

（1）CPU必须处于开中断状态IF=1

（2）CPU现行指令执行结束

（3）没有其他优先级高的中断请求。（没有内部中断，没有非屏蔽中断，没有总线请求。

5、 外设向CPU申请中断，但CPU不予以相应，原因有哪些?

CPU 处于关中断状态，IF=0。

该中断请求已被屏蔽。

该中断请求的时间太短，未能保持到指令周期结束。

CPU 已释放总线，而未收回总线控制权。

有更高级别的中断源

6、 以可屏蔽中断为例，说明一次完整的中断过程主要包括哪些环节?★

中断请求：外设通过硬件信号的形式、向处理器引脚发送有效请求信号。

中断响应：在满足一定条件时，处理器进入中断响应总线周期。

关中断：处理器在响应中断后会自动关闭中断。

断点保护：处理器在响应中断后将自动保护断点地址。

中断源识别：处理器识别出当前究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置。

现场保护：对处理器执行程序有影响的工作环境（主要是寄存器）进行保护。

中断服务：处理器执行相应的中断服务程序，进行数据传送等处理工作。

恢复现场：完成中断服务后，恢复处理器原来的工作环境。

开中断：处理器允许新的可屏蔽中断。

中断返回：处理器执行中断返回指令，程序返回断点继续执行原来的程序。

7、 在中断响应过程中，8086往8259A发的两个INTA信号分别气什么作用?

在中断响应过程中，CPU向8259A的INTR引脚发2个负脉冲。

作用：第一个负脉冲通知8259A ，CPU允许中断请求，要求送中断类型；第二个负脉冲，8259传输中断类型码。

8、8086/8088中断系统两类中断

内部(软件)中断，即由指令的执行所引起的中断；

外部(硬件)中断，即由外部(主要是外设)的请求引起的中断

9、什么是内部中断？8086CPU/8088CPU有哪些内部中断

内部中断是由于 CPU 内部标志位的变化、或者是指令执行过程中发生了某些错误、或者是执行中断指令而引起的中断。

8086/8088CPU 内部中断有：除法错误中断，单步中断，断点中断，溢出中断，指定类型的中断指令。

10、8086CPU引脚NMI和INTR的异同

INTR: 可屏蔽中断，用于处理一般外部设备的中断，受中断允许标志 IF 控制，高电平有效；

NMI :非屏蔽中断，CPU 响应非屏蔽中断不受中断允许标志的影响，由上升沿触发，CPU 响应该中断过程与可屏蔽中断基本相同，区别仅是中断类型号不是从外部设备读取，固定是类型 2，NMI 中断优先级要高。

11、8086/8088中断系统的功能：

1.实现中断及返回： 当CPU在执行更紧急、更重要的工作时，可以暂不响应中断；若允许响应这个中断请求，CPU必须在现行的指令执行完后，把断点处的IP和CS值(即下一条应执行的指令的地址)，各个寄存器的内容和标志位的状态，推入堆栈保留下来，称保护断点和现场。当中断处理完后,再恢复被保留下来的各个寄存器和标志位的状态(称为恢复现场)

2.实现优先权排队：根据轻重缓急给每个中断源确定一个中断级别,即优先权

3.高级中断源能中断低级的中断处理

12、 8253有哪几种工作方式? 有什么区别?

6 种工作方式。各工作方式的特点是：

方式 0，计数结束产生中断

方式 1，可重复触发的单稳态触发器。

方式 2，分频器。

方式 3，方波发生器。对称方波

方式 4，软件触发的选通信号发生器。

方式 5，硬件触发的选通信号发生器。

13、中断控制器 8259 基本结构及工作原理

(1) 在中断请求输入端IR7～IR0上接受中断请求。

(2) 中断请求锁存在IRR中，并与IMR相“与”，将未屏蔽的中断送给优先级判定电路。

(3) 优先级判定电路检出优先级最高的中断请求位，并置位该位的ISR

(4) 控制逻辑接受中断请求，输出INT信号

14、 8259A通过级联的方式可以由几片构成最多多少级优先权的中断源。★

8259A通过级联的方式由9片构成最多64级优先权的中断源。

15、 简述中断控制器8259A的内部结构和主要功能★★★

8259A的内部结构有数据总线缓冲器，读写逻辑电路，级联缓冲比较器，中断请求寄存器（IRR），中断屏蔽寄存器（IMR），中断服务寄存器（ISR），优先权判别器（PR），控制逻辑。

16、 8259A有哪些中断结束方式，分别用于哪些场合。

8259A有2种中断结束方式：中断自动结束方式，中断非自动结束方式（一般中断和特殊中断）；中断自动结束方式只适合有一块8259A，并且各中断不发生嵌套的情况。中断非自动结束方式只能适合与全嵌套方式下不能用与循环优先级方式。

17、 8259A 优先级的管理方式有哪几种，各是什么含义?

答：有4种，普通全嵌套方式，特殊全嵌套方式，自动循环方式，优先级特殊循环方式

18、 中断控制器8259A中IRR，IMR和ISR三个寄存器的作用是什么★★★

答：中断请求寄存器IRR：保存8条外界中断请求信号IR0～IR7的请求状态。Di位为1表示IRi引脚有中断请求；为0表示该引脚无请求。

中断屏蔽寄存器IMR：保存对中断请求信号IR的屏蔽状态。Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许该中断。

中断服务寄存器ISR：保存正在被8259A服务着的中断状态。Di位为1表示IRi中断正在服务中；为0表示没有被服务。

1、 什么是接口?接口的功能是什么?

位于主机与外设之间，用来协助完成数据传送和控制任务的逻辑电路称为接口电路，接口电路对输入/输出过程起缓冲和联络作用。

接口的功能是有，数据缓冲功能，联络功能，寻址功能，预处理功能，中断管理功能。

2、 计算机对I/O端口编址时通常采用哪两种方法?在8086系统中，用哪种方法进行编址?

I/O端口和存储器统一编址；I/O端口单独编址。8086系统采用I/O端口单独编址方式。

3、 微处理器为什么需要用接口和外设相连接?

因为许多接口设备中，在工作原理，驱动方式，信息格式以及工作速度方面彼此相差很大，因此为了进行速度和工作方式的匹配，并协助完成二者之间数据传送控制任务。

4、 一般的I/O接口电路有哪四种寄存器，它们各自的作用是什么?

答：数据输入寄存器，数据输入寄存器，状态寄存器和控制寄存器。数据端口能对传送数据提供缓冲，隔离，寄存的作用 ；状态寄存器用来保存外设或接口的状态；控制寄存器用来寄存CPU通过数据总线发来的命令。

5、 端口独立编址有哪些特点?和统一编址的区别是什么?

答：输入/输出指令和访问存储器的指令明显区分开，使程序清晰，可读性好；而且I/O指令长度短，执行的速度快，也不占用内存空间，I/O地址译码电路较简单。不足之处是CPU指令系统中必须有专门的IN和OUT指令，这些指令的功能没有访问存储器的指令的功能强；I/O端口数目有限。另外，CPU要能提供区分存储器读/写和I/O读/写的控制信号。

6、 输入/输出的数据传送方式各自的特点和应用场合

无条件传送：双方直接传送数据，适合简单，慢速的数据传输

查询式传送：数据传输前CPU需要读取状态信息确定设备状态，效率低，适合慢速

中断传送：设备准备好传输数据时向CPU发送中断请求，，CPU响应中断后在中断服务程序中完成数据传输。适合少量高速的数据传输。

DMA传送：外设和内存间直接建立传输通道，传输过程由DMA控制器控制，传输过程可与CPU执行任务并行，效率高。适合于大批量数据的高速传输。

7、什么是并行传送？什么是串行传送？什么是并行接口？什么是串行接口？

在数据传送过程中，一个字或一个字节的各位同时传送出去，这种传送方式称为并行传送。

在数据传送过程中，一个字或一个字节的数据一位一位地被传送出去，这种传送方式称为串行传送

I/O 接口与 I/O 设备之间数据传送采用并行传送，则称为并行接口。I/O 接口与 I/O 设备之间数据传送采用串行传送，则称为串行接口。

8、 同步通信、异步通信的帧格式各是什么?什么是奇、偶校验?

异步通信的帧格式是用一个起始位表示传送字符的开始，用1-2个停止位表示字符结束。起始位与停止位之间是数据位，数据位后是校验位，数据的最底位紧跟起始位,其他各位顺序传送；同步通信的帧格式是在每组字符之前必须加上一个或多个同步字符做为一个信息帧的起始位。

9、 什么是波特率?若在串行通信中的波特率是1200b/s，8个数据位，1个停止位，无校验位，传输1KB的文件需要多长时间?

波特率是单位时间内通信系统所传送的信息量。 需要多长时间=1024/（1200/10）=8.53s

10、 串行传输的特点是什么?

传输方式可分为单工方式、半双工方式、全双工方式。

(1)对传输速率有严格要求。

(2)采用单条传输线来传输数据，减小了传输成本，增加了收发双方的复杂性。

(3)传输过程中，由于引起误码，需差错控制。

11、串行通信和并行通信有什么不同?

串行通信中：数据传送方式是串行的（一位一位传送），数据传送速度较慢，但成本低，适用于远距离传送。

并行通信中：数据传送方式是并行的（数位一起传送），数据传送速度较高，但成本较高，适用于近距离通信。

12、 什么是总线，微型计算机采用总线结构有什么优点?

答：总线（Bus）是计算机各种功能部件之间传送信息的公共通信线，它是 cpu、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。

微型计算机的总线结构是一个独特的结构，一个部件只要符合总线标准，就可以连接到采用这种总路线标准的系统中，使系统功能得到扩展。

13、简述I/O接口的基本功能是什么？接口内部一般由哪些寄存器组成？

①I/O 设备的选择。

②对输入/输出的数据进行缓冲、隔离和锁存。

③对信号的形式和数据的格式进行变换。

④与 CPU 和 I/O 设备进行联络。

接口内部寄存器的种类：一般由数据、状态和控制三类寄存器组成