总线传输分为多个时钟周期 首先CPU在T1阶段发出地址信息，此时地址线信号改变 CPU在T2阶段发出读命令，此时读命令变为低电平，并且对应地址的设备接受到命令做好准备工作 在T3阶段，CPU接收从设备传到数据线上的数据 T4阶段CPU已经接收到数据，会撤销读命令和发出的地址信号

若干个间隔构成一个总线周期，下图中有误 都按照一个一个时钟周期来工作，控制实现逻辑简单。只需每个时钟安排好即可 但比较死板，当有意外时不会说有其他时间去做别的事情 总线长度短出现问题概率没长线那么大

规则更灵活多变，实现起来不死板，所以实现比较复杂

获得总线控制权后，再通过地址总线发送地址信息，通过控制总线发送读命令。这是请求信息，回答信息是从设备发出的数据到数据线上传到主设备上

增加一个反馈信号WAT 同样是以读命令为例子 在T2结束时，本应该从设备准备好自己要传到数据线上的数据，但由于某些设备差异，可能需要更长时间来准备，此时需要发送给总线控制器一个反馈信号WAT，此时总线控制器就会延长几个节拍来等从设备。当准备完后再继续按照之前的同步通信进行

同步在下图中的意思就是，一个时钟周期，主设备在时钟前沿发送，从设备在时钟后沿接收处理。就是一个时钟周期主设备和从设备完成一次信息传输

此时从模块也能申请占用总线 此时将总线传输周期分为两个独立的子周期 主设备先申请总线使用权，发送请求信号，发送完后放弃总线使用权，然后此时从设备等到准备完毕后再申请总线使用权，并将数据传输到总线上。 可以充分利用从设备的准备时间，此时总线空闲可以做别的事

此时的同步方式通信是指规定节拍内发出请求，规定节拍内释放总线使用权