关于SO、SOP、SOIC封装(宽体、中体、窄体)的详解 |
您所在的位置：网站首页 › 尺寸ns是什么意思 › 关于SO、SOP、SOIC封装(宽体、中体、窄体)的详解 |
关于SO、SOP、SOIC封装(宽体、中体、窄体)的详解
|
SO、SOP、SOIC封装详解(关于宽体、中体、窄体) 第一篇 一、简介 SOP（ Small Outline Package ）小外形封装，指鸥翼形 (L 形 )引线从封装的两个侧面引出的一 种表面贴装型封装。 1968 ～ 1969 年飞利浦公司就开发出小外形封装（ SOP）。以后逐渐派生出 SOJ（ J 型引脚小 外形封装） 、TSOP（薄小外形封装） 、VSOP （甚小外形封装） 、SSOP（缩小型 SOP）、TSSOP（薄 的缩小型 SOP）及 SOT（小外形晶体管） 、 SOIC （小外形集成电路）等。在引脚数量不超过 40 的领域， SOP 是普及最广的表面贴装封装，典型引脚中心距 1.27mm(50mil) ，其它有 0.65mm 、 0.5mm ；引脚数多为 8～ 32；装配高度不到 1.27mm 的 SOP 也称为 TSOP 。 表 1、常用缩写代码含义 代码 英文全称 中文全称 SOP Small Outline Package 小外形封装。在 EIAJ 标准中，针脚间距为 1.27mm (50mil) 的此类封装被称为 “SOP”。请注意， JEDEC 标准中所称的 “SOP”具有不同的宽度。 DSO Dual Small Out-lint 双侧引脚小外形封装（ SOP 的别称） SO Small Outline （ SOP 的别称） SOL Small Out-Line L-leaded package 按照 JEDEC 标准对 SOP 所采用的名称 SOIC Small Outline Integrated Circuit 小外形集成电路。有时也称为 “SO”或“SOL”，在 JEDEC 标准中，针脚间距为 1.27mm (50mil) 的此类封装被称为 “SOIC”。请注意， EIAJ 标准中所称的 “SOIC”封装具有不同的宽度 。 SOW Small Outline Package(Wide-Type) 宽体 SOP。部分半导体厂家采用的名称 SSOP Shrink Small Outline Package 缩小外形封装 VSOP Very Small Outline Package 甚小外形封装 VSSOP Very Shrink Small Outline Package 甚缩小外形封装 TSOP Small Outline Package 薄小外形封装 TSSOP Thin Shrink Small Outline Package 薄的缩小外形封装 MSOP Mini Small Outline Package 迷你小外形封装。 Analog Devices 公司将其称为 “microSOIC”，Maxim 公司称其为 “SO/uMAX”，而国家半导体（ National Semiconductor ）公司则 称之为 “MiniSO” SOJ Small Out-Line J-Leaded Package J形引脚小外型封装 SOT Small Outline Transistor 小外形晶体管
二、宽体、中体、窄体以及 SO、SOP、SOIC之争。 在事实上，针对 SOIC 封装的尺寸标准，不同的厂家分别或同时遵循了两种不同的标准 JEDEC （美国联合电子设备工程委员会）和 EIAJ （日本电子机械工业协会），结果就导致了“宽体、中体和窄体”三个分支概念的出现，把很多人搞得晕头转向，也激起很多砖家在“宽体、中体、窄体以及 SO、SOP、SOIC ”几个概念之间争得死去活来。 还有许多来自不同半导体制造商的封装不属于上述标准。 另外， JEDEC 和 EIAJ 这两种标准 的名称也并非总是被用于制造商的产品目录和数据表中，除此以外，不同制造商之间的描述系 统也不统一。 其实，静下心来，仔细看一下两个封装标准，再对比几种常见的元件尺寸，不难发现，规律其实并不复杂： 1、 单从字面上理解，其实 SO=SOP=SOIC 。 2、 混乱现象主要出现在管脚间距 1.27mm 的封装上，多为 74 系列的数字逻辑芯片。 3、 两个标准对代码缩写各有自己的习惯： EIAJ 习惯上使用 SOP（ 5.3mm 体宽）； JEDEC 习惯上使用 SOIC （ 3.9mm 与 7.5mm 两种体宽）； 也有些公司并不遵守这个习惯，如 UTC ，使用 SOP（ 3.9mm 与 7.5mm 两种体宽）； 另有很多制造商使用 SO、 DSO、 SOL 等。 4、 两个标准规定的尺寸不同，互不兼容，其差异主要体现在宽度 WB 和 WL 上，下表给出了常用 SOP 封装在两个标准下的 WB 与 WL 值： 表 2、 SOP 封装在 JEDEC 和 EIAJ 标准下的尺寸差异 引脚数 WB （体宽） WL （总宽） JEDEC EIAJ JEDEC EIAJ mil mm mil mm mil mm mil mm 8 150 3.8 208 5.3 236 6.0 310 7.9 14 150 3.8 208 5.3 236 6.0 310 7.9 16 150/300 3.8/7.5 208 5.3 236/400 6.0/10.2 310 7.9 18 300 7.5 208 5.3 400 10.2 310 7.9 20 300 7.5 208 5.3 400 10.2 310 7.9 24 300 7.5 208 5.3 400 10.2 310 7.9 注：更详细的尺寸信息请参见文件 MS-012 （ JEDEC ）、 MS-013 （JEDEC ）和 TYPE-II （ EIAJ ）。 其中 WB 与 WL 的含义如下：
三、举例 1、 74HC573 ，仙童公司可同时提供两种封装： SOIC-20---JEDEC MS-013 ， 0.300" =7.5mm Wide SOP-20---EIAJ TYPE II ， 5.3mm Wide 2、 LM2904 ， TI 公司可同时提供两种封装： SOIC-8 （ D） ---JEDEC MS-012 variation AA ， 0.150"=3.8mm Wide SO-8 （ PS） ---5.3mm Wide 3、 74HC595 ， TI 公司可同时提供三种封装： SOIC-16 （ D） ---JEDEC MS-012 variation AC ， 0.150"=3.8mm Wide SOIC-16 （ DW ） ---JEDEC MS-013 variation AA ， 0.150"=3.8mm Wide SO-16 （ NS） ---5.3mm Wide 四、推荐的标注方法 为避免误解， 在设计选型时， 尽可能将同一型号的不同制造商的 datasheet 收集齐全， 按制造商的 datasheet 给出符合通用习惯的代号，对于多种封装尺寸共存的型号（如 74HC595），在后面注明尺寸： 宽 *长，如 SOIC-16(3.9*9.9) 、SOIC-16(7.5*10.3) 、SOP-16(5.3*10.2
第二篇 1 名词解释代码 英文 中文 SOP Small Outline Package 小外形封装 SOIC Small Outline Integrated Circuit 小外形集成电路 SO Small Outline 小外形 SSOP Shrink Small Outline Package 缩小外形封装 SOT Small Outline Transistor 小外形晶体管 2 区别它们之间主要有两点区别： 相邻引脚中心间距； 相对引脚中心间距。 2.1 相邻引脚中心间距 2.1.1 SOP-4SOP-4相邻引脚中心间距为50mil
2.1.2 SOIC-8 SOIC-8相邻引脚中心间距为50mil
2.1.3 SO-8 SO-8相邻引脚中心间距为50mil
2.1.4 SSOP-20 SSOP-20相邻引脚中心间距为25mil（0.65mm）
2.2 相对引脚间距 2.2.1 SOP-4 SOP-4相对引脚中心间距为260mil（6.619mm）
2.2.2 SOIC-8 相对引脚中心间距为320mil（8.128mm）
2.2.3 SO-8 相对引脚中心间距为220mil（5.588mm）
2.2.4 SSOP-24 SSOP-24相对引脚中心间距为279mil（7mm）
3 SOT SOT是小外形晶体管的封装。
SO、SOP、SOIC封装详解(关于宽体、中体、窄体) https://wenku.baidu.com/view/fb64efd8227916888586d77a.html
|
【本文地址】