本文是为完全不了解CPU的朋友所写的入门级教程，对于较为精通的朋友，多数章节均为赘述，完整代码在下一篇博客中，请见谅哈

实现了部分RV32I指令集中的部分指令类型，如下表 具体指令如下（不包括LB,LH,LBU,LHU,SB,SH指令）：

实现了单周期CPU和五级流水线。其中，五级流水线为顺序读取、顺序放回；跳转指令可以冲刷流水线；没有预测跳转功能；占用资源较多，微架构面积较大。

编程软件：Quartus Prime 编程语言：SystemVerilog 仿真软件：vivado 2018.3

常见的CPU有Intel公司的Core芯片，ARM公司的Cortex芯片，华为海思的麒麟芯片等等…… 什么是芯片？通俗的来说，芯片就是封装起来的，可以实现一定功能的集成电路。例如，CPU能够实现运算与控制，GPU能够实现图像处理等。

如图，中央的封装即为一块芯片，这是用来将计算机的逻辑电平转换为硬件的逻辑电平，从而实现传递信息的一个芯片。由于这是十分常用的一个电路，于是将其封装为芯片。芯片右侧为一个下载电路，用来下载指令。若该功能也是一个常用功能，也可以将这些元件封装在芯片中。 CPU的数字电路结构实际十分简单，最主要的模块有PC（地址生成），ALU（运算），Register（寄存），Decode（译码），Control（控制信号生成）。CPU在工作时会与外部存储器Instr_mem（指令存储器）和Data_mem（数据存储器）交互，完成计算机生成的指令。下图为CPU的工作架构图。

引上述C++代码为例，当运行代码指令下发时，计算机会生成相应指令实现代码功能。如int b = func(a)运行时，首先会执行跳转指令JAL，跳转到函数func存储的地址；再执行立即数加法指令ADDI，得到所要的结果；最后执行跳转指令JALR，回到原先地址的下一个地址，对b赋值。 实际的CPU可能会执行更复杂的指令，上述分析仅是便于读者更好理解，具体工作原理博主也不能给出准确说明。

CPU是基于指令集架构设计的，旨在执行指令。为助于理解，我讲述一个假想的关于CPU起源的故事（流水账）：

在很久很久以前，一个工程师想让计算机完成一个加法运算，于是，他设计了一个加法器，将存储器中的两个数据相加，写到了一个新的存储单元。这个想法很轻易得到了实现，他并不满足；接着，他希望计算机完成一系列运算，为了使计算有序的进行，他设计了一个地址自动迭代的数字电路，每执行完一条运算后，计算机会自动读取下一个地址的运算指令并进行运算，这就是PC模块。根据不同的计算指令，他设计了加法器，减法器，与运算器，或运算器，异或运算器，乘法器等等，由于这些都是用于计算的数字电路，于是将这些统称为ALU模块。在实际操作时，工程师发现，不断地读写存储器，对元件的损伤很大，并且执行速度慢1，而在计算过程中，真正要存储的只有最终结果，计算过程中的数字刚存储完就要被擦除，十分浪费。所以，工程师设计了寄存器组Register2，将计算过程中的结果暂时输入，解决了问题。读存储器指令与写存储器指令也相继而生。后来，指令越来越多，很多都是重复的一套运算指令，在高级编程语言中可以用函数、类等模块化解决，于是设计师设计了跳转指令，如此，一套繁复的指令只用写一次，需要时通过一条跳转指令跳到该位置即可。这些繁多的指令在执行时，不一定需要所有的模块，比如跳转指令就不需要ALU模块，更无需向存储器存储数据，那么很多的模块都在做无用功甚至存入会不该存储的数据，那么就需要一个Control模块，根据不同的指令，生成不同的控制信号来控制各个模块的工作状态。随着指令不断地增多，指令的架构也愈发清晰起来，指令每一个数位都有了对应的意义（下文会讲到），为了更方便电路的设计，工程师加入了一个译码器，将指令拆分成多节，每一节传输到对应模块执行。工程师的故事还有很长，但本文要达到的技术到此就结束了。

如图为常见的两种指令集：MIPS指令集与RISC-V指令集 可以看出，两种指令集的架构有异同之处，整体相似，细节有差。如MIPS的op码（指令类型）在31~26位，而RISC-V的op码在6~0位。对不同指令各数位的功能，会在后文解析。

指令集分为CISC(复杂指令集)与RISC(精简指令集)。

CPU诞生早期，CISC因其可以用较少的指令完成更多的操作煊赫一时，但随着指令集发展，越来越多特殊指令加入到CISC指令集中。而运算中使用的80%指令，只占指令集中的20%，其余80%很少用到。但为了实现这些少用的特殊指令，又需要花费大量的研究时间、开销更大的硬件面积。而RISC只包含常用指令。对于特殊的操作，与CISC用一条特殊指令完成不同，RISC是通过多条常用指令配合完成的。

简单来讲，假如1就是CISC中一条跳转+加法+存储指令，那的确十分方便，因为RISC需要3条32位的指令来执行。但CISC要根据跳转+减法+存储、跳转+乘法+读取……一系列不同组合设计不同的指令。指令数位不统一、数位模块不分明使得设计译码器十分艰难，CISC失宠了。而RISC的数位统一，均为16位，32位或64位(电脑是32位还是64位处理器的说法就是意思)，而且每段数位有规定的功能，硬件设计就十分方便。但现在，我们用的电脑的CPU是基于x86指令集架构的，是一款CISC指令集。这是因为Intel公司在硬件中加入了硬件解码器，将指令微码化(CISC转RISC)。

本节内容为博主了解到的片面之词，尽量做到所说的是经考证核实的，但肯定不能讲该领域的整个情况介绍完全(我还是个没见过世面的孩子，呜呜~)

Intel公司与AMD公司先发制人，在CPU诞生之初逐步排挤掉竞争对手，在计算机领域(PC)垄断了整个市场。现如今所有个人计算机的CPU都以x86为指令集架构，构建了城宽池阔的软件生态环境。对于如今已经成熟的计算机体系，想要插足简直是痴人说梦。首先，x86架构归Intel和AMD所有，若想设计相关CPU必须由Intel或AMD授权，交付费用，受制于人是在所难免的。如果威胁到其的产业链，想必一切努力都将付诸东流。其次，如果要用自己设计指令集设计CPU，那么一没技术，二没用户，现在的PC软件十分完善，娱乐、办公等软件深入到所有人的生活当中，除非再大费周折设计几千几万个对应的软件，否则用户是不可能倒戈的。 在手持设备(Mobile)领域，ARM公司的ARM指令集架构击败了MIPS这位昔日风流，成为了当今属实的霸主。不仅在Mobile领域，在生活中任何地方，小到手环、智能电器，延至工业、电子产业，均被ARM架构渗透。其成功的原因在于ARM公司的经营形式与卓越的眼光，将ARM架构作为知识产权授权给无数个合作伙伴，其中有芯片制造公司和买芯片的不同领域的生产商。华为海思的麒麟芯片便是基于ARM架构的。而近年美国对我国的打压，很可能使ISA(指令集架构)成为扼住国企脖颈的拴绳。

Intel公司虽然称霸着PC领域，并在高性能服务器领域叱咤风云，但由于该公司的指令集架构是复杂指令集架构，就像装货前没有计算好货物大小的袋子，起初在试探性装载的时候，尚可轻松纳入，但随着装入的货物越来越多，袋子被撑破，Intel只好不断地打上补丁修补，但小袋子终究是小袋子，终有一天会达到极限。 为了优化硬件，减小空间开销并提升性能，指令集中的指令会被修改，那么可能会导致软件不兼容，运行出错。Intel可不能冒着失去用户的风险，那么就必须额外设计，兼容以往软件。Intel公司凭着尖端的技术优化了所有芯片的面积，并设计出极高性能的处理器，使得如今仍稳居产业链顶层，但终究有一天，CPU的面积要再度缩小，Intel只能放下手中这块肉，另辟蹊径了。

RISC-V的出现开辟了一条新的道路，给了我们不被别人牵着鼻子走的机会。这个完全开源，任何公司、个人都能免费使用的指令集架构可以作为打翻身仗的第一记炮响。

主流的电子产品领域已经被瓜分完，各界大佬稳稳当当地享用着属于自己的战利品。于其虎口夺食，不如看看盘子里还剩下什么。5G正大张旗鼓地步入我们的生活，曾处于理念中的应用将随之而生。自动驾驶、虚拟现实、机器人等市场将逐渐扩大，成为新一代的主流产业。我们要高瞻远瞩，锁定目标，在起跑阶段就要取得领先。我国君正公司正是有卓越的眼光，看到了可穿戴设备以及物联网领域等市场，才有了鲸吞美国豪威的实力。

个人认为，PC会不久的将来永久失去市场，被新兴技术取而代之。小说《三体》危机纪元末期中，科技水平达到可以让一切事物智能化的程度。任何表面都是一个电子屏幕，人们可以随时随地使用身边的设施，计算机、笔记本已经绝迹了。亦或是科幻电影中的3D全息投影技术，不需要触摸键盘携带屏幕，所需信息以三维形式呈现在眼前，操作更直观化。还有电影《头号玩家》里那个可以取代现实世界的虚拟世界，是极有可能实现的。上述三种技术都可以取代PC、Mobile，开辟一个新的天地。我们需要积极创新，发展新兴技术，为取得未来市场做准备。

如此大型、尖端的科研技术想要获得一定的成果，离不开国家的投资与调控，时代很难再蕴育出像埃隆·马斯克这样的人才了。想要研究CPU，研究芯片，一定要投入大量资金，创造良好的科研环境，才能吸引人才进行基础研究。同时，国家也要宏观调控，带动产业链的发展，发展出一套完备的体系。路漫漫其修远兮，如此任重道远的使命，是每一位专业人士的责任与义务。只要国家下定决心，付诸行动，我辈当全力以赴，帮助国家弯道超车。

上文说了那么多高大上的话，现在要接接地气了。我连设计一个芯片都设计不出来，哪敢有那样的雄心壮志，哈哈。

下文我将分享自己做CPU的思路。文字的表现能力有限，编写的思路可能不会十分清晰。我的b站视频展示了编写CPU的流程，但是没有提前做好功课，表达能力欠佳，建议博客与视频共同食用(把视频声音关上)。 基于RISC-V架构CPU的设计 github源码

我们不妨跟随那位工程师的脚步，先从最基础的运算指令做起。

上述为一条整数变量加法指令，可通过如下代码理解：

rs1与rs2为int a和int b在寄存器数组中的索引，即a = register[rs1]，b = register[rs2]。 op为0110011，代表这是整数变量运算类型指令，func3为000，代表这是加减法运算，31~25位的0000000为待扩展的功能码，本文所使用的指令中只会用到30位。 rd为int c在寄存器数组中的索引，当完成加法运算后，要将数值存入该地址当中。

执行此指令需要经过如下步骤：

PC生成地址，Instr_mem输出对应的指令，Decode翻译分解指令，从Register读取两个运算数a和b，送入ALU进行运算，经Control判断，允许将结果c写回到Register 我在录制视频时使用过这张图片，不方便修改，请见谅

在PC端生成地址

控制端产生wr_en信号

在计算过程中，最开始的两个运算数是存储在Data_mem(数据存储器)当中的，需要用LW指令将其读取，写回到寄存器中；计算的最终结果需要SW指令从寄存器中读取，存放到存储器中。

下面是指令流程图。 与运算指令类型相比，访问存储器指令没有执行阶段，新增访问阶段。

数据存储器

以ADD指令为例

周期一：取指，下降沿将指令instr放入delay寄存器中