组合逻辑电路的设计(一)

您所在的位置:网站首页 奇偶校验verilog 组合逻辑电路的设计(一)

组合逻辑电路的设计(一)

2023-12-27 21:02| 来源: 网络整理| 查看: 265

1. 设计要求(第3题必做,其余2题任选1题)

(1) 设计一个“四位奇/偶判断电路”。(当输入的4位二进制数中有偶数个1时,电路输出为“1”,灯亮表示。)A同BC同D+ A异BC异D

(2) 设计一个“全减器电路”。(输入为两个1位二进制数及来自于低位的进位,输出本位差和向高位的借位。) D= A'B'C+A'BC'+AB'C'+ABC E= A'B+A'C+BC A’B异C+BC// A’B异C+AB同C

(3) 设计一个“四舍五入电路”,当输入的8421BCD码所表示的十进制数大于等于5时,输出为“1”,否则输出为“0”,当输入为非法数据时输出报警信号。A+BC+BD(3与输入非)

2. 实验内容

(1) 按要求在Multisim平台上完成上述电路的输入、调试。

(2) 验证其功能是否正确

思考题

1. 逻辑门电路不用的输入端该如何处置?

2. 总结组合逻辑电路设计方法及步骤。

组合逻辑电路的设计过程(只选1,3) (1)四位奇/偶判断电路 

Y=A‘B’(C⊙D)+A‘B(C⊕D)+AB(C⊙D)+AB’(C⊕D)

  =(A⊙B )(C⊙D)+(A⊕B )(C⊕D)

  =(A⊕B )⊙(C⊕D)

 (3)四舍五入电路 

 思考题

1. 由于仿真器材完善,所以此次两个小实验均无悬空的无用输入端,基本上都是二输入的简单门电路构成。

        对于高电平有效输入的与门,可以将该端置1  

        对于高电平有效输入的或门,可以将该端置0 

2.

(1)四位奇/偶判断电路

 画大概的卡诺图(无合并项)->借助异或同或知识化简得输出表达式(尽量少门)Y=(A⊕B )⊙(C⊕D)->用所需的器件搭逻辑电路->调试->分析结果->数据处理与验证(调用逻辑变化器验证)

(2)四舍五入电路

 画大概的卡诺图(非法输入作无关项处理,有合并项)->借助化简公式化简得输出表达式(尽量少门)Y=A+ BC+BD=A+B(C+D)->用所需的器件搭逻辑电路->调试->  分析结果->数据处理与验证(调用逻辑变化器验证)(报警逻辑电路即当输入端在10~15之间输出高电平,W=AB+AC=A(B+C)) 

Multisim仿真文件(仅供学习参考):链接:https://pan.baidu.com/s/1K3Olw3wvS5R4SjzK_7y0lQ?pwd=6666  提取码:6666



【本文地址】


今日新闻


推荐新闻


CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3