PL端通过AXI-DMA接口从DDR3读取所需的数据，包括输入图像和网络参数，并通过Stream_rx模块接收到FPGA内部。AXI-DMA是一种高带宽，高效率的数据传输接口。

PL端根据PS端发送的控制信号，在FPGA内部进行相应层的计算，实现所有的YOLO层，包括卷积、激活、池化、上采样等操作。对于卷积层，PL端先对输入图像进行填充（如果需要），然后使用通用矩阵乘法GEMM（General Matrix Multiplication）原理，设计了一个基于systolic array的GEMM处理器。进行卷积运算，并使用查找表实现激活函数。对于池化层和上采样层，PL端使用简单的逻辑电路进行实现。对于YOLO层，PL端直接将输出结果写入DDR3。

PL端将每一层的计算结果通过VDMA写入DDR3的相应位置，作为下一层的输入或最终的输出。同时，PL端通过AXI-LITE模块向PS端发送信号，告知PS端该层的计算已经完成。