之前文章介绍了基于zynq的图像处理架构问题。其中，作为开发者，需要重点关注图像传感器接口、处理算法、显示接口，这些模块。现在我们一同学习用于视频数据接口的DVP模块，并将其封装成AXI-stream接口便于直接和VDMA IP通信。

1.设计概述

•用于cmos传感器视频数据采集，将cmos输出的8位视频数据拼接成RGB 565模式

•AXI_stream主机接口，用于和PS端内存的数据交互 •基于vivado 18.3软件设计

2.模块分析

此设计包括DVP模块及AXI_stream 协议部分。DVP模块负责将采集的8位视频数据及行、场同步信号按照相应时序转换成16位RGB模式输出，DVP模块独立封装，在顶层模块中调用。AXI_stream 部分用于产生相应的AXI_stream接口信号，设计采用AXI_stream主机模式。模块框架图如下图所示。

图1.DVP_AXI stream IP 核模块框架图

DVP模块：

DVP模块是实现视频数据采集的主要部分。

等到初始化摄像完成且行场同步信号出现，释放清零信号，开始写入数据；利用采样计数器对采样数据计数，计数值在行同步信号有效时加1，否则清零；见以下代码。

//在HREF为高电平时，计数输出数据个数

//565模式下的计数器

always@(posedge PCLK or posedge Rst_p)

if(Rst_p)

Hcount_1