一个好用的开源在线时序图/波形图(Timing Diagram)绘制网站

2024-07-05 13:41| 来源: 网络整理| 查看: 265

[Verilog]CRC/Scrambler/LFSR Counter代码生成器

baidu_38595902: 可以的，很有用呢

[VCS]Condition coverage vs. branch coverage

王八小花花: 请问，如果条件表达式过多，产生的所有可能结果太多，超过了仿真器的上限，仿真器报warning，这种warning可以忽略吗

`uvm_info中怎么打印行号和文件

蓝天下的守望者: 请问这个行号是指什么?

[SV]在module中使用covergroup cover一个多bit向量状态转移的方法

seabeam: 真是啥都收费啊。。。

IC验证面试常问题88道

Diamond wei: 成都site吗？似乎没有见过您嘞。

【本文地址】

今日新闻