SystemVerilog 数据类型(一) |
您所在的位置:网站首页 › 变量默认数据类型 › SystemVerilog 数据类型(一) |
数据类型
一、变量类型二、数组2.1.固定数组2.2.动态数组2.3.数组方法2.4.数组定位方法
三、队列四、结构体五、枚举六、字符串
一、变量类型
四值变量: (0、1、x、z)四种状态 四值逻辑类型:integer、reg、logic、reg、net-type(如wire、tri); SV并不太常用变量类型是wire(assign语句中)还是reg(initial和always语句中)。logic用的比较多。可以被连续赋值语句驱动,可用在assign、initial、always语句中。四值变量与二值变量的特性: 四值变量的默认初始值为x,二值变量的默认初始值为0,在initial中可以直接使用~clk变成1,但是如果是logic,必须设置初值为0、或者1.** 将四值变量赋值给二值变量,x和z状态会转变为0; 二值变量: (0、1)两种状态 二值逻辑类型:byte、shortint、int、longint、bit。 有符号类型:byte、shortint、int、longint、integer。 无符号类型:bit、logic、reg、net-type(如wire、tri)。 对于转换方式,可以分为隐式转换和显式转换。显式转换又可以分为静态转换和动态转换 静态转换:unsigned’(signed);注意单引号。动态转换:$cast(tgt,src) 二、数组 2.1.固定数组静态数组是指其数组的大小在定义时被显性地指定。 sv引入两种类型的数组:压缩数组 (packedarray)和非压缩数组 (unpackedarray)。 压缩(合并)数组,维数定义在变量标识符之前,如: bit [7:0] c1; //压缩数组 (c1在左边) 非压缩数组,维数的定义在变量标识符之后,如: bit [7:0] up_array [3]; //非压缩数组 更深入理解 答案:2WORD、3WORD(logic 2位存储) 24x2 = 48位 2word ; 3x(8x2) 3word; 字 word : 1字=2字节(1 word = 2 byte ) 字长是指字的长度字节byte :1字节=8位(1 byte = 8 bit)位 bit一个字的字长为16 一个字节的字长是8 混合数组 求和sum、求积product、与and、或or、异或xor a.sum——单bit数组的求和返回单bit的数值; 求最大值max,求最小值min,唯一化unique;
Systemverilog(绿皮书) |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |