学习Zynq笔记(1):7020开发平台简介 |
您所在的位置:网站首页 › 原子结构flash › 学习Zynq笔记(1):7020开发平台简介 |
文章目录
一、结构示意图二、结构尺寸三、zynq7000PS系统的主要参数PL系统的主要参数
四、PS端的外设1、QSPI FLASH2、DDR3 DRAM3、以太网接口4、SD卡槽
五、理解
以黑金AX7020为例
一、结构示意图
黑金AX7020用户手册 此款开収板使用的是 Xilinx 公司的 Zynq7000 系列的芯片,型号为 XC7Z020-2CLG400I,400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System( PS)和可编程逻辑部分 Programmable Logic( PL)。 在 AX7020 开发板上, ZYNQ7000 的 PS部分和 PL 部分都搭载了丰富的外部接口和设备,方便用户的使用和功能验证。另外开収板上集成了 Xilinx USB Cable 下载器电路,用户只要用一个 USB 线就可以对开収板迚行下载和调试。下图为整个 AX7020 整个系统的结构示意图: 尺寸为130mmx90mm,pcb采用8层板设计。板子四周有4个螺丝定位孔(直径为3.5mm) zynq7000芯片的PS系统集成了两个ARM cortex a9处理器,AMBA互连,内部存储器,外部存储器接口和外设。这些外设主要包括USB总线接口,以太网接口,SD/SDIO接口与,I2C总线接口,CAN总线接口,UART接口,GPIO等。PS可以独立运行并在上电或复位下启动。zynq7000芯片的总体狂徒如下图所示 因为 ZYNQ 是由 ARM 系统 PS 部分和 FPGA 逡辑 PL 部分组成,开发板上有些外设是连接到 PS 的 IO 上,有些外设是连接到开发板的 PL 的 IO 上。 1、QSPI FLASHFLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上,在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口 开収板上配有两个Micron的4Gbit( 512MB) 的DDR3芯片(共计8Gbit),型号为MT41J256M16HA-125(兼容MT41J256M16RA-125)。 DDR的总线宽度共为32bit。DDR3 SDRAM的最高运行速度可达533MHz(数据速率1066Mbps)。该DDR3存储系统直接连接到了ZYNQ处理系统( PS)的BANK 502的存储器接口上。 开发板上通过 Realtek RTL8211E-VL 以太网 PHY 芯片用户提供网络通信服务,以太网 PHY 芯片是连接到 ZYNQ 的 PS 端 BANK501 的 GPIO 接口上。RTL8211E-VL 上电会检测一些特定的 IO 的电平状态,从而确定自己的工作模式。 当网络连接到千兆以太网时,FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RGMII总线通信,传输时钟为 125Mhz,数据在时钟的上升沿和下降样采样。 当网络连接到百兆以太网时, FPGA 和 PHY 芯片 RTL8211E-VL 的数据传输时通过 RMII总线通信,传输时钟为 25Mhz。数据在时钟的上升沿和下降样采样。 ZYNQ与以太网PHY芯片连接示意图如下: AX7020开収板包含了一个Micro型的SD卡接口,以提供用户访问SD卡存储器,用于存 储ZYNQ芯片的BOOT程序, Linux操作系统内核, 文件系统以及其它的用户数据文件。 ZYNQ 是由 ARM 系统 PS 部分和 FPGA 逻辑PL 部分组成,它们自己通过不同的软件和方法编写自己的,然后通过通讯接口进行数据交互。 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |