华为(海思半导体)ASIC笔试题 |
您所在的位置:网站首页 › 华为asic笔试 › 华为(海思半导体)ASIC笔试题 |
1。集成电路设计前端流程及工具。 2。FPGA和ASIC的概念,他们的区别 3。LATCH和DFF的概念和区别 4。用DFF实现二分频。 5。用VERILOG或VHDL写一段代码,实现消除一个glitch 6。给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化简) 7。用VERILOG或VHDL写一段代码,实现10进制计数器。 8。给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。 9。A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。 |
今日新闻 |
推荐新闻 |
CopyRight 2018-2019 办公设备维修网 版权所有 豫ICP备15022753号-3 |