FPGA的功耗分 静态功耗 与 动态功耗

静态功耗

静态功耗只占总功耗的小部分，该功耗由FPGA的制造工艺、内部集成资源（RAM、LUTS等）、内核供电电压、工作环境温度等因素决定，属于固定功耗，在FPGA的选型阶段就需要考虑在内，如果应用对FPGA的功耗敏感，那就需要平衡的去选择低功耗FPGA，比如Lattice的 ECP5和ICE40系列，Microsemi的 MPFxx系列都属于低功耗FPGA，静态功耗在mW级别，当然一些国产FPGA的静态功耗也做得相当不错，比如安陆科技等，小的FPGA厂商在功耗与性能平衡方面做得相对不错，大的FPGA厂商（Xilinx、Intel）可能更加倾向于追求性能，这就需要开发者自己做权衡。

动态功耗

动态功耗是FPGA的主要功耗来源，动态功耗是指 时钟的翻转（包括IO翻转）引起的负载电容充放电过程中电路的消耗，主要跟 时钟频率、工作电压、负载电容有关，降低动态功耗就是降低这三个因素带来的影响。

时钟优化： 时钟树的消耗是最主要的动态功耗来源，合理选择参考时钟来源及时钟频率大小可有效降低动态功耗。

1、合理设置时钟约束，只要能满足时序要求即可，过严的时钟约束会迫使编译器调用更多的内部资源；

2、合理选择参考时钟来源，FPGA会集成多个时钟来源，有全局时钟、区域时钟、局部时钟等多个时钟源，每个参考时钟的扇出与调用资源不同，根据具体应用而定；

3、动态管控时钟，应用不到的时钟应该直接禁止掉，用到的时钟应该做使能控制（需要注意因此带来的其他问题）。

工作电压：工作电压包括FPGA核心工作电压和各Bank的工作电压，与动态功耗成正比。

1、FPGA的多个电压轨开关顺序应做控制，防止过高的瞬态功耗；

2、根据IO的驱动负载选择尽可能低的IO工作电压及驱动电流，不用的IO设置为三态；

3、相同的电压轨尽可能用同一个电压芯片驱动，减少电流回流所消耗的功耗。

负载电容：尽可能减少FPGA内部的资源使用，内部资源的调用要合理，从而减少负载电容。

1、优化算法或设计，减少FPGA内部资源调用，性能与功耗做权衡；

2、FPGA的内部RAM，一般分为BRAM和Distributed RAM（DRAM），数据存储尽量调用DRAM；

3、编译器的其他相关优化。

总结：可以通过不同的手段降低FPGA的动态功耗，从而达到降低FPGA总功耗的目的。