目录

一、项目背景

二、基于buck电源结构的高压电路的整改经验

1，修改开关电源的地平面，将开关电源的输入地和输出地单点连接。

2，将开关电源SW PIN角附近的地割掉（将地平面远离SWPIN角）。

3，增加bead在N线上（bead不能随处用！）。

补充使用bead的注意事项

三、基于flyback电源结构的高压电路的整改经验

 1,在输入L 线和N线之间串接X电容。

2，加大负载功率。

3，在图1 的10V和GND之间加入共模电感。

4，在L和N线最前级加入一个能够耐高压的共模电感。

补充flyback电路CE整改办法

总结

前言

本文主要是介绍一些在实测过程中的CE整改经验，分享给其他同事便于借鉴和避坑。同时根据CE实测和整改过程的经历，主要是修改板子的铺地，我本人对PCB layout 有更深的理解和一些简单的方法论。

简单的电路框图：

 处于升级产品的目的将需要将图中加黑部分的电路图增加一条信号口，并且信号口和大地之间串接150nF的电容来等效模拟导线。之前没有接大地信号时整个电路的CE测试是通过的，串接了信号之后整个电路的CE效果非常差。如此下图

由于电路串入了接地电容使得电路新增了共模干扰。共模干扰串入的路径入上图红色圆圈所示。此时我采取的措施：

思路：根据CE测试结果是在N线会有几个尖峰超了，可以通过单点连接的方式增加两个地之间的阻抗（此时从信号端口到电源N线之间形成的回路中会多一个类似于电感的单点接地），通过增加高频阻抗的目的来实现减小电压杂波。

效果和结论：几乎没有什么效果，但是CE结果并没有变差，所以至少可以说明此方法在串入共模干扰的情况下效果不明显。

思路：由于是N线上开关电源3倍频率和五倍频率点的CE电源幅值比较高，所以考虑可能是开关PIN角附近的地被耦合进了部分干扰，将地平面远离可以减小干扰。

效果和结论：实测是有0.7-1dB/uV左右的改善，但是并不能完全解决CE问题。此方法是一种尝试，能够指导我们在进行PCBA layout 时可以考虑将SWPIN角附近的地平面空开。

思路：bead能够在差模回路和共模回路中对高频的型号产生很大的阻抗，即电感的原理将高频辐射吸收和形成空间磁场。

效果和结论：实测对电倍频尖峰有1-2dB/uV的效果，但是整体CE曲线的中又引入了一个新的小小的凸起的包。具体来说是在5MHz-10MHz频段原来的凸起部分叠加了新的干扰如下图：

 仔细分析电路图后发现了是我放bead的位置不太对，导致之前的型滤波电路中共模电感上下电感的感量不一样，大大降低了共模电感的作用。

此时调整两个bead的位置，将bead L1 放到bead L2下面后此时的CE曲线如下图，解决问题。

bead确实是一个滤掉高频干扰的利器，尤其是在数字电路中，数字高低电平的快速转换会有丰富的谐波，使用bead能够很好地滤除掉高频谐波并且对直流电路的影响可以说是非常的小。但是使用bead时放置的位置也是非常的重要。

1，上面例子中放在靠近共模电感的位置就会导致共模电感的性能有所下降。

2，bead放在开关电路的VinPIN角附近也可能导致整体产生新的谐振点。

 尽量将bead放在一个比较稳妥的位置，即在放置bead时考虑bead作为一个小电感对整个电路的影响，是不是会导致电路产生新的谐振点管，会不会改变某些电路的电路特性。如果放入之后确实对电路的有影响请仔细分析。

项目背景同样可以参考上文电路框图。只是开关电源这块的电路换成了flyback结构。由于导致CE测试不过的原因很类似。CE测试结果，L线如图2，N线整体比图2低10个dB左右。一开始也尝试过使用buck整改的经验，但是并没有找到合适的办法。基本的电路图如图所示。

思路：由于L 和N 之间CE曲线基本是一致的，只是L线高10dB左右，所以考虑 通过X电容来使得L线的干扰回路（大地-信号口-电路高电平-L1）与地线干扰回路之间的高频成分能够通过X电容泄放到地。

效果和结论：基本上是没有效果。因为传入的主要是共模干扰，在X电容上泄放的很少，几乎没有。

思路：通过加大L 和N 之间的负载增加整个由L->负载->N之间的功率（即差模功率）确认是否由于共模干扰在电路中通过某些特定的路径转化为差模干扰导致差模干扰产生。这样可以进一步确认不同频段的干扰性质。

效果和结论：明显低频段的CE曲线幅度大幅增加，但是并不能说明图2的干扰就是差模干扰，因为电路中一定有差模干扰，低频段也是共模和差模相互叠加造成的，所以仅仅低频段复制增加并不能说明是差模干扰，思路需增加对照组。后面经过与没有串入共模干扰的对照组对比确认仅有很小幅度的共模干扰变为差模干扰。

思路：已经确认电路中主要的干扰就是共模干扰，那么在共模干扰的路径中加入共模电感来滤除掉就好了，目前根据实际情况：在L,N前级加共模电感成本和空间要求最大，在信号口接共模电感没有空间，只能先考虑在两个板子之间加入共模电感。

效果和结论：串入共模电感后CE效果有很小的改善幅度，此时并没有定量的计算改善的幅度。事实证明在共模干扰回路的中间加共模电感效果不佳，或者是共模电感参数不对。

下一步应该是考虑增加共模电感参数或者是换位置加。将共模电感放在信号端口和地线之间之间对CE曲线改善也仅有微乎其微的效果！并且CE曲线还有引入新的凸起点。此时我就开始迷茫了！共模改善有限差模改善也有限！！

思路：通常在电路的最前端加入共模电感是最直接也是可能是最昂贵的方式整改EMI，但是现在也没有其他办法了。

效果和结论：效果非常好，直接将L和N线之间的骚扰电压赋值降到红线以下10dB左右。因为使用的共模电感参数较大，每一路电感10mH，共模参数也不小。至少是找到解决的方法了，后面就是尝试减小共模电感参数来最大限度的在节约成本的基础上解决CE问题。

flyback电路最关键的共模串扰放大途径是变压器的初级和次级绕组，可通过增加变压器的EMI性能来改善电路的EMI性能，而且并不需要增加任何的电子元器件。缺点也很明显会很贵！

其实解决CE问题的方法会有很多种，我个人的思路是通过控制变量法一步步的解决。首先通过对比来确定串入干扰的性质，可通过增大差模功率，或者去掉共模路径等方法；然后是针对特定性质的干扰来疏通干扰或者是吸收干扰，尽可能多的判断每一步措施的效果和产生这个效果的原因；最后如果解决了可以考虑最大程度的节省成本，如果没有成功可以询问有经验的人，或者直接全部推翻整个电路重新设计，重新layout。尤其是在设计最初阶段，暴露出来的是EMI问题没暴露出来的问题可能更多，重新设计的成本不一定就比不断地修修补补大哦。

tips：在解决CE问题的过程中才知道那些约定俗成的layout规则为什么是这个样子，进而有一个良性的反馈指导我们以后的电路设计哦。